2007年度

  • 書籍

    末吉敏則(分担執筆),
    FPGA/PLD設計スタートアップ2007/2008年版,第1章 FPGA/PLDの基礎知識,CQ出版社,May 2007.

  • 論文誌

    尼崎太樹,中山英明,山口良一,松山和憲,飯田全広,末吉敏則,
    ``粒度可変構造をもつ再構成論理セルアーキテクチャ,''
    信学論,vol.J90-D,no.6,pp.1346-1356,Jun. 2007.

    永田和生,原田英雄,牛嶋和行,久我守弘,末吉敏則,
    ``FPGA遠隔再構成システムの設計と実装,''
    信学論,vol.J90-D,no.6,pp.1357-1366,Jun. 2007.

    T.Nakashima and T.Sueyoshi,
    ``Self-similar Properties under the Bandwidth Restrainment,''
    International Journal of Innovative Computing, Information and Control(IJICIC), Vol.3, No.3, pp.495-507, Jun. 2007.

    M.Kobata, M.Iida and T.Sueyoshi,
    ``Clustering Technique to Reduce Chip Area and Delay for FPGA,''
    Electronics and Communications in Japan, Part 2, Vol.90, No.6, pp.34-46, Jun. 2007.

    H.Shinohara, H.Monji, M.Iida and T.Sueyoshi,
    ``A Novel Technique to Design Energy-Efficient Contexts for Reconfigurable Logic Devices,''
    IEICE TRANSACTIONS on Information and Systems,vol.E90-D,no.12,pp.1986-1989,Dec. 2007.

    Takuo Nakashima, Shunsuke Oshima and Toshinori Sueyoshi,
    ``Observation-based Detective Method for SYN Flooding Attacks,''
    Proc. International Journal of Innovative Computing, Information and Control (IJICIC), Vol.4, No.3, pp.749-759, Mar. 2008.

  • 国際会議

    H.Shinohara, H.Monji, M.Iida and T.Sueyoshi,
    ``A Novel Technique to Create Energy-Efficient Contexts for Reconfigurable Logic,''
    Proc. 15th Annual IEEE Symposium on Field-programmable Custom Computing Machines (FCCM2007), pp.309-310, Napa, California, Apr. 2007.

    T.Nakashima and T.Sueyoshi,
    ``Performance Estimation of TCP under SYN Flood Attacks,''
    Proc. International Conference on Complex, Intelligence and Software Intensive Systems(CISIS-2007), pp.92-99, Vienna, Austria, Apr. 2007.

    T.Nakashima and T.Sueyoshi,
    ``Self-similar Properties for TCP Traffic under the Bottleneck Restrainment,''
    Proc. IEEE International Conference on Advanced Information Networking and Applications Workshops (AINA Workshop 2007), Symposium on Frontiers in Networking with Applications (FINA07), Vol.I, pp.228-233, Niagara Falls, Ontario, Canada, May 2007.

    M.Amagasaki, R.Yamaguchi, K.Matsuyama, M.Iida and T.Sueyoshi,
    ``A Variable Grain Logic Cell Architecture for Reconfigurable Logic Cores,''
    Proc. 17th International Conference on Field Programmable Logic and Applications (FPL2007), pp.550-553, Amsterdam, Netherlands, Aug. 2007.

    R.Yamaguchi, M.Amagasaki, K.Matsuyama, M.Iida and T.Sueyoshi
    ``The Effect of Variable Grain Logic Cell Functionality on Area,''
    Proc. 2007 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 11-2P-02, Okinawa, Japan, Sep. 2007.

    K.Matsuyama, M.Amagasaki, R.Yamaguchi, M.Iida and T.Sueyoshi
    ``An Implementation Technique for Variable Grain Logic Cell to Reduce Delay and Configuration Memories,''
    Proc. 2007 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 11-2P-03, Okinawa, Japan, Sep. 2007.

    H.Shinohara, H.Monji, M.Iida and T.Sueyoshi,
    ``A Context Design Method to Improve Power Efficiency for Reconfigurable Logic Device,''
    Proc. 2007 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 11-2P-04, Okinawa, Japan, Sep. 2007.

    T.Nakashima, M.Kira and T.Sueyoshi,
    ``A Performance Simulation for Stationary End Nodes in Ad Hoc Networks,''
    Proc. 2nd International Conference on Innovative Computing Information and Control (ICICIC2007), CDROM, Sep. 2007.

    R.Yamaguchi, M.Amagasaki, K.Matsuyama, M.Iida and T.Sueyoshi,
    ``A Novel Variable Grain Logic Cell Architecture with Multifunctionality,''
    Proc. IEEE Region 10 International Technical Conference (TENCON2007), WeSC-O2.5, Taipei, Taiwan, Oct. 2007.

    T.Nakashima, A,Ono and T.Sueyoshi,
    ``Queueing Analysis for Self-similar Traffic by Simulator,''
    Proc. 3rd International Conference on Intelligent Information Hiding and Multimedia Signal Processing (IIHMSP2007), Vol.II, pp.51-54, Nov. 2007.

    Y.Satou, M.Amagasaki, H.Miura, K.Matsuyama, R.Yamaguchi, M.Iida and T.Sueyoshi,
    ``An Embedded Reconfigurable Logic Core based on Variable Grain Logic Cell Architecture,''
    Proc. International Conference on Field-Programmable Technology 2007 (ICFPT'07), pp.241-244, Kitakyushu, Japan, Dec. 2007.

    K.Matsuyama, R.Yamaguchi, H.Miura, Y.Sato, K.Matsuyama, R.Yamaguchi, M.Amagasaki, M.Iida and T.Sueyoshi,
    ``Variable Grain Logic Cell: VGLC,''
    Proc. 1st International Workshop on Reconfigurable Computing and Applications in Kumamoto 2007 (ReCAK2007), pp.1.1-1.4, Kumamoto, Japan, Dec. 2007.

    M.Nakano, K.Urabe, W.Kuroki, S.Hirota, Y.Mizokami, S.Ueda, A.Kodama, T.Fukami, M.Iida and T.Sueyoshi,
    ``A study about fine grain massively parallel SIMD type processor,''
    Proc. 1st International Workshop on Reconfigurable Computing and Applications in Kumamoto 2007 (ReCAK2007), pp.2.1-2.4, Kumamoto, Japan, Dec. 2007.

    Y.Nishioka, H.Shinohara, H.Monji, M.Iida and T.Sueyoshi,
    ``Studies for Next Generation Reconfigurable Logic Devices,''
    Proc. 1st International Workshop on Reconfigurable Computing and Applications in Kumamoto 2007 (ReCAK2007), pp.3.1-3.4, Kumamoto, Japan, Dec. 2007.

    T.Ishida, K.Ushijima, T.Yatsunami, H.Yoshihiro, O.Kawaguchi, C.Kawakami, M.Kuga and T.Sueyoshi,
    ``Studies for Next Generation Reconfigurable Logic Devices,''
    Proc. 1st International Workshop on Reconfigurable Computing and Applications in Kumamoto 2007 (ReCAK2007), pp.4.1-4.4, Kumamoto, Japan, Dec. 2007.

    Y.Sonokawa, Y.Ariuchi, T.Kukita, Y.Takinaka, M.Kuga and T.Sueyoshi,
    ``Reconfigurable Cluster Computing System,''
    Proc. 1st International Workshop on Reconfigurable Computing and Applications in Kumamoto 2007 (ReCAK2007), pp.5.1-5.4, Kumamoto, Japan, Dec. 2007.

    Takuo Nakashima, Shunsuke Oshima, Yusuke Nishikido and Toshinori Sueyoshi,
    ``Extraction of Characteristics of Anomaly Accessed IP Packets by the Entropy-based Analysis,''
    Proc. 2nd International Conference on Complex, Intelligent and Software Intensive Systems (CISIS-2008), pp141-147, Mar. 2008.

    Takuo Nakashima and Toshinori Sueyoshi,
    ``Analysis of Queueing Property for Self-similar Traffic,''
    Proc. 22th IEEE International Conference on Advanced Information Networking and Applications (AINA 2008), pp.241-248, Mar. 2008.

  • 一般講演発表

    佐藤嘉晃,尼崎太樹,山口良一,飯田全広,末吉敏則,
    ``粒度可変構造論理セル向け算術演算回路の実現,''
    信学技報 RECONF2007-7,vol.107,no.41,pp.37-42,May 2007.

    西岡勇蔵,月足 彌,飯田全広,末吉敏則,
    ``スモールワールドネットワーク化配線構造の詳細遅延評価,''
    信学技報 RECONF2007-8,vol.107,no.41,pp.43-48,May 2007.

    中野光臣,瀬上史明,弘田澄男,飯田全広,末吉敏則,
    ``MXコアを用いた論理エミュレーションの実現,''
    信学技報 CPSY2007-13,vol.107,no.175,pp.43-48,Aug. 2007.

    卜部公介,黒木渉,大野隆行,飯田全広,末吉敏則,
    ``MXコアにおけるメディアアプリケーションの実装と評価,''
    信学技報 CPSY2007-14,vol.107,no.175,pp.49-54,Aug. 2007.

    三浦 大,尼崎太樹,松山和憲,飯田全広,末吉敏則,
    ``粒度可変論理セルの構成に関する一検討,''
    電気関係学会九州支部連合大会,09-1P-05,Sep. 2007.

    河口 修,八並泰一郎,久我守弘,末吉敏則,
    ``部分再構成可能なFPGAにおける2つの設計フロー比較,''
    電気関係学会九州支部連合大会,09-1P-06,Sep. 2007.

    篠原 拓,飯田全広,末吉敏則,
    ``FPGA向けクラスタリング及び配置における同時最適化手法の一検討,''
    信学技報 RECONF2007-22,vol.107,no.225,pp.41-46,Sep. 2007.

    中野光臣,飯田全広,末吉敏則,
    ``超並列SIMD型プロセッサMXコアへのアントコロニー最適化法の実装と評価,''
    信学技報 CPSY2007-26,vol.107,no.276,pp.13-18,Oct. 2007.

    園川美雄,有内雄司,久我守弘,末吉敏則,
    ``SAに基づくFPGA配置問題におけるハードウェア化の一検討,''
    信学技報 CPSY2007-30,vol.107,no.276,pp.33-38,Oct. 2007.

    中嶋卓雄,末吉敏則,
    ``Ad Hoc ネットワークにおける固定エンド間のルーティングパフォーマンスの評価,''
    信学技報 CPSY2007-33,vol.107,no.276,pp.51-56,Oct. 2007.

    松山和憲,山口良一,佐藤嘉晃,三浦 大,古賀正紘,井上万輝,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討,''
    信学技報 RECONF2007-33,vol.107,no.340,pp.7-12,Nov. 2007.

    石田智之,八並泰一郎,河口 修,久我守弘,末吉敏則,
    ``動的再構成システムにおけるモジュール間通信機構の構築,''
    信学技報 CPSY2007-36,vol.107,no.333,pp.7-12,Nov. 2007.

    西岡勇蔵,飯田全広,末吉敏則,
    ``クラスタベースFPGAにおけるスモールワールドネットワーク化配線構造の評価,''
    信学技報 RECONF2007-54,vol.107,no.418,pp.19-24,Jan. 2008.

    溝上雄太,中野光臣,飯田全広,末吉敏則,
    ``SIMD型プロセッサMXコアにおけるPE間データ通信の高度化,''
    信学技報 CPSY2007-64,vol.107,no.417,pp.19-24,Jan. 2008.

    八並泰一郎,吉廣秀章,久我守弘,末吉敏則,
    ``動的部分再構成技術を用いたJPEGデコーダの機能分割実装,''
    信学技報 CPSY2007-72,vol.107,no.417,pp.65-70,Jan. 2008.

    中野光臣,尼崎太樹,飯田全広,末吉敏則,
    ``アントコロニー最適化法の並列化手法および超並列SIMD型プロセッサへの実装,''
    情処学研報 2008-MPS-68,vol.2008,no.17,pp.77-80,Mar. 2008.

    小森龍志,尼崎太樹,飯田全広,末吉敏則,
    ``PCクラスタにおけるアントコロニー最適化法を用いたFPGA配置ツールの並列化,''
    情処学研報 2008-MPS-68,vol.2008,no.17,pp.81-84,Mar. 2008.

  • ポスター

    久我守弘,
    ``システムLSI設計技術者育成のための演習教材開発,''
    平成19年度 工学・工業教育研究講演会講演論文集,A-001,pp.694-695,Aug. 2007.

    松山和憲,尼崎太樹,山口良一,佐藤嘉晃,三浦大,飯田全広,末吉敏則,
    ``粒度可変論理セルとヘテロジニアス・テクノロジマッピング手法,''
    STARCシンポジウム2007 学生ポスターセッション,Sep. 2007.

    佐藤嘉晃,尼崎太樹,山口良一,松山和憲,三浦大,飯田全広,末吉敏則,
    ``粒度可変構造論理セルを用いた再構成可能アーキテクチャのテクノロジマッピングによる評価,''
    第11回システムLSIワークショップ 学生ポスターセッション,pp.281-283,Nov. 2007.

    西岡勇蔵,飯田全広,末吉敏則,
    ``スモールワールドネットワークを適用したFPGA配線構造における遅延評価,''
    第11回システムLSIワークショップ 学生ポスターセッション,pp.287-289,Nov. 2007.

    佐藤嘉晃,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セルによるDSPアプリケーション回路の実装評価,''
    電子情報通信学会情報・システムソサイエティ誌 2008年総合大会特別号,pp.135,Mar. 2008.

    中野光臣,溝上雄太,飯田全広,末吉敏則,
    ``超並列SIMD型プロセッサにおける柔軟な演算要素間通信機構の提案,''
    電子情報通信学会情報・システムソサイエティ誌 2008年総合大会特別号,pp.137,Mar. 2008.