2011年度

  • 論文誌

    M.Iida, M.Koga, K.Inoue, M.Amagasaki, Y.Ichida, M.Saji, J.Iida and T.Sueyoshi
    "A Genuine Power-Gatable Reconfigurable Logic Chip with FeRAM Cells",
    IEICE Transactions on Electronics, Vol.E94-C, No.4, pp.548-556 ,Apr. 2011

    H.Sawada, M.Kuga, M.Amagasaki, M.Iida and T.Sueyoshi
    ``Prallelization of the channel-width search for FPGA routing,''
    ACM SIGARCH Computer Architecture News, Vol.39, No.4, pp82-85, Sep. 2011

    Y.Ichinomiya, M.Amagasaki, M.Iida, M.Kuga and T.Sueyoshi,
    "Improving the Soft-error Tolerability of a Soft-core Processor on an FPGA using Triple Modular Redundancy and Partial Reconfiguration",
    Journal of Next Generation Information Technology, Sep. 2011

    飯田全広，田浦　健，古賀正紘，井上万輝，尼崎太樹，末吉敏則，
    ``A2LUT: Abridged Adaptive LUT Architecture，''
    第10回情報科学技術フォーラム(FIT2011)情報科学技術フォーラム，RC-005，pp.89-94，Sep. 2011.

    Q.Zhao, Y.Ichinomiya, M.Amagasaki, M.Iida and T.Sueyoshi,
    "A Novel Soft Error Detection and Correction Circuit for Embedded Reconfigurable Systems",
    IEEE Embedded Systems Letters, Vol.3, Issue3, pp.89-92, Sep. 2011

    M.Iida, M.Amagasaki, Y.Okamoto, Q.Zhao and T.Sueyoshi
    "COGRE: A Novel Compact Logic Cell Architecture for Area Minimization",
    IEICE Transactions on Information and Systems, Vol.E95-D, No.2, pp.294-302 ,Feb. 2012

    K.Inoue, M.Koga, M.Amagasaki, M.Iida, Y.Ichida, M.Saji, J.Iida and T.Sueyoshi
    "An Easily Testable Routing Architecture and Prototype Chip",
    IEICE Transactions on Information and Systems, Vol.E95-D, No.2, pp.303-313 ,Feb. 2012

    小島俊輔，中嶋卓雄，末吉敏則，
    ``複合攻撃への検知精度を向上させるx2手法の提案と評価，''
    情報処理学会論文誌，Vol.53，No.2，pp.836-846，Feb. 2012.

  • 国際会議

    M.Amagasaki, K.Kato, K.Taura, M.Koga, M.Iida and T.Sueyoshi,
    ``An Area Efficient Adaptive LUT Architecture,''
    Proc. IEEE Symposium on COOL Chips XIV, Poster 10, Yokohama, Japan, Apr. 2011.(2011/4/21発表) H.Sawada, M.Kuga, M.Amagasaki, M.Iida and T.Sueyoshi,


    ``Parallelization of the channel width search for FPGA routing,''
    Proc. Second International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2011), pp.111-116, London, UK, June 2011.(2011/6/3発表)

    M.Iida, K.Taura, M.Koga, M.Amagasaki and T.Sueyoshi,
    ``A2LUT: An Abridged Adaptive LUT Architecture, ''
    Proc. 26th International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC2011), pp.892-894, Gyeongju, Korea, June 2011.(2011/6/22発表)

    K.Inoue, H.Yosho, M.Amagasaki, M.Iida and T.Sueyoshi
    ``AN EASILY TESTABLE ROUTING ARCHITECTURE AND EFFICIENT TEST TECHNIQUE,''
    Proc. 21th International Conference on Field Programmable Logic and Applications (FPL2011), pp.291-294, Chania, Greece, Aug. 2011.(2011/9/6発表)

    S.Oshima, T.Nakashima and T.Sueyoshi
    ``Comparison of Properties between Entropy and Chi-Square Based Anomaly Detection Method,''
    Proc. of The Fourteenth International Conference on Network-BasedInformation Systems (NBiS-2011), pp.xx-xxs, Tirana, Albania, Sep. 2011.(2011/9/9発表)

    T.Kimura, Y.Ichinomiya, M.Koga, M.Amagasaki, M.Kuga and T.Sueyoshi
    ``A Case Study of Dependability Estimation for SRAM-based FPGA Circuits,''
    Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp107-108, Jinan, China, Sep 2011. (2011/9/23発表)

    K.Taura, M.Koga, K.Inoue, M.Amagasaki, M.Iida and T.Sueyoshi
    ``A Study of FPGA Logic Block focused on P-equivalence class,''
    Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp109-110, Jinan, China, Sep 2011. (2011/9/23発表)

    H.Sawada, M.Kuga, M.Amagasaki, M.Iida and T.Sueyoshi
    ``Prallelization of the channel-width search for FPGA routing,''
    Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp111-112, Jinan, China, Sep 2011. (2011/9/23発表)

    M.Fujino, Y.Ichinomiya, M.Amagasaki, M.Kuga, M.Iida and T.Sueyoshi
    ``Reliable Softcore Procesor System using TMR and Dynamic Reconguration,''
    Proc. 2011 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 11-1P-02, Saga, Japan, Sep. 2011. (2011/9/26発表)

    K.Takahashi, R.Saeki, M.Kuga and T.Sueyoshi
    ``Circuit Partitioning Techniques for FPGA-based ASIC Emulator via High-speed Serial Communication,''
    Proc. 2011 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 11-1P-03, Saga, Japan, Sep. 2011. (2011/9/26発表)

    M.Iida, K.Inoue, Motoki Amagasaki and Toshinori Sueyoshi
    ``An Easily Testable Routing Architecture of FPGA,''
    Proc. the 19th IFIP International Conference on Very Large Scale Integration (VLSI-SoC2011), pp.106-109, Hong Cong, Chaina, Oct. 2011.(2011/10/3発表)

    Q.Zhao, Y.Iwai, M.Amagasaki, M.Iida and T.Sueyoshi
    ``A Novel Reconfigurable Logic Device Base on 3D Stack Technology,''
    Proc. International 3D System Integration Conference(3DIC2011), P-2-14, pp.1-4, Osaka, Japan, Feb. 2012.(2012/2/2発表)

    M.Amagasaki, Y.Tomonari, M.Iida, M.Kuga and T.Sueyoshi,
    ``A Self-Organization Maps Approach to FPGA Placement",
    Proc. The 17th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2012), pp.468-469, Beppu, Japan, Mar. 2012.(2012/3/9発表)

    K.Takahashi, M.Amagasaki, M.Kuga, M.Iida, T.Sueyoshi,
    ``Circuit Partitioning Methods for FPGA-based ASIC Emulator using High-speed Serial Wires",
    Proc. The 17th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2012), pp.317-318, Beppu, Japan, Mar. 2012. (2012/3/9発表)

  • 一般講演発表

    藤野　誠,甲斐統貴,一ノ宮佳裕,尼崎太樹,久我守弘,末吉敏則
    ``ソフトコアプロセッサシステムの高信頼化に向けたコンテキスト同期手法，''
    信学技報 RECONF2011-5，vol.111，no.32，pp.25-30，May 2011. (2011/5/12発表)

    井上万輝,尼崎太樹,飯田全広,末吉敏則
    ``ホモジニアスな配線構造によるFPGA設計の容易化，''
    信学技報 RECONF2011-19，vol.111，no.32，pp.109-114，May 2011. (2011/5/13発表)

    田浦　健,尼崎太樹,飯田全広,末吉敏則
    ``構成メモリ数を削減したアダプティブLUTアーキテクチャの提案，''
    信学技報 RECONF2011-20，vol.111，no.32，pp.115-120，May 2011. (2011/5/13発表)

    高橋克昇，佐伯亮祐，久我守弘，末吉敏則，
    ``高速シリアル通信によるFPGAベースASICエミュレータ向け回路分割手法，''
    DAシンポジウム2011論文集，情報処理学会シンポジウムシリーズ Vol.2011，No.5，
    pp.135-140，Sep. 2011.(2011/9/1発表)

    友成恭章，尼崎太樹，飯田全広，久我守弘,末吉敏則
    ``コホーネンネットワークを用いたFPGA配置アルゴリズム，''
    若手の会セミナー2011講演論文集，情報処理学会九州支部，pp.1-7，Sep. 2011. (2011/9/16発表)

    佐伯亮祐，高橋克昇，久我守弘，尼崎太樹，飯田全広,末吉敏則
    ``FPGAにおける高速シリアル通信を用いたASICエミュレータ向け通信手法の検討，''
    若手の会セミナー2011講演論文集，情報処理学会九州支部，pp.17-22，Sep. 2011. (2011/9/16発表)

    山本千重子，白石恭平，一ノ宮佳裕，尼崎太樹，久我守弘，末吉敏則
    ``FPGAにおける二重冗長ソフトコアプロセッサの高信頼化手法，''
    若手の会セミナー2011講演論文集，情報処理学会九州支部，pp.37-41，Sep. 2011. (2011/9/17発表)

    高橋知也，井上万輝，尼崎太樹，飯田全広，久我守弘,末吉敏則
    ``LUT間の入力共有に基づく小面積論理クラスタ構造の一提案，''
    信学技報 RECONF2011-25，vol.111，no.218，pp.19-24，Sep 2011. (2011/9/26発表)

    友成恭章，尼崎太樹，飯田全広，久我守弘,末吉敏則
    ``自己組織化マップを用いたFPGA配置手法の提案，''
    信学技報 RECONF2011-26，vol.111，no.218，pp.25-30，Sep 2011. (2011/9/26発表)

    宇佐川貞幹，一ノ宮佳裕，尼崎太樹，飯田全広，久我守弘,末吉敏則
    ``動的再構成システムに向けた部分再構成データの再配置に関する一検討，''
    信学技報 RECONF2011-30，vol.111，no.218，pp.49-54，Sep 2011. (2011/9/26発表)

    一ノ宮佳裕，藤野誠，尼崎太樹，久我守弘，飯田全広,末吉敏則
    ``二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術，''
    信学技報 RECONF2011-42，vol.111，no.323，pp.7-12，Nov. 2011. (2011/11/28発表)

    藤野誠，一ノ宮佳裕，久我守弘，尼崎太樹，飯田全広,末吉敏則
    ``システムの高信頼化に向けたSupervisor Processorの一検討，''
    信学技報 RECONF2011-92，vol.111，no.461，pp.199-204，Mar. 2012. (2012/3/3発表)

    佐伯亮祐，高橋克昇，久我守弘，尼崎太樹，飯田全広,末吉敏則
    ``FPGAの高速シリアル通信を用いたASICエミュレータの設計事例に関する研究，''
    火の国情報シンポジウム2012論文集，B-5-2，Mar. 2012. (2012/3/16発表)

    冨野恭兵，井上万輝，尼崎太樹，飯田全広，久我守弘，末吉敏則
    ``シフタを用いたFPGA配線構造向け配線手法，''
    火の国情報シンポジウム2012論文集，B-5-3，Mar. 2012. (2012/3/16発表)

  • ポスター

    佐藤佳徳，用正博紀，井上万輝，尼崎太樹，飯田全広，末吉敏則，
    ``スイッチブロックトポロジに着目したFPGAテスト容易化設計手法の提案，''
    LSIとシステムのワークショップ2011予稿集，pp.224-226，May. 2011.(2011/5/17発表)

    高橋克昇，佐伯亮祐，久我守弘，末吉敏則，
    ``高速シリアル通信を用いたFPGAベースASICエミュレータ向け回路分割手法，''
    LSIとシステムのワークショップ2011予稿集，pp.236-238，May. 2011.(2011/5/17発表)

    高橋克昇，佐伯亮祐，久我守弘，末吉敏則，
    ``高速シリアル通信によるFPGAベースASICエミュレータ向け回路分割手法，''
    DAシンポジウム/SWEST合同ポスターセッション，Sep. 2011.(2011/9/1発表)