M.Amagasaki, Q.Zhao, M.Iida, M.Kuga and T.Sueyoshi,
`` A 3D FPGA Architecture to Realize Simple Die Stacking",
IPSJ Transactions on System LSI Design Methodology, Vol.8,pp.116-122, Aug. 2015
M.Amagasaki, M.Iida, M.Kuga and T.Sueyoshi,
``FPGA PLACEMENT BASED ON SELF-ORGANIZING MAP",
International Journal of Innovative Computing, Information and Control, Vol.11,No.6, pp.2001-2012, Dec. 2015
M.Amagasaki, Q.Zhao, M.Iida, M.Kuga and T.Sueyoshi,
``A CONFIGURATION MEMORY REDUCED PROGRAMMABLE LOGIC CELL,''
Proc. of IEEE Symposium on COOL Chips XVIII, Session IV-6, Apr. 2015, Yokohama, Japan(2015/4/14発表)
M.Amagasaki, Q.Zhao, M.Iida, M.Kuga and T.Sueyoshi,
``Simple Wafer Stacking 3D-FPGA Architecture,''
Proc. of the 2015 IEEE International Conference on Integrated Circuit Design and Technology (ICICDT), K-3, June 2015, Leuven, Belgium
(2015/6/3発表)
S.Nishimura, M.Amagasaki and T.Sueyoshi,
``Generalized Isomorphism between Synchronous Circuits and State Machines,''
Proc. of the 30th International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC), pp.522-525, July 2015, Seoul, Korea
(2015/7/1発表)
R.Miyahara, M.Iida, M.Amagasaki, M.Kuga and T.Sueyoshi,
``A Study of Reconfigurable Accelerator for Embedded Systems,''
Proc. 2015 Joint Conference of Electrical, Electronics and Information Engineers in
Kyusyu, 08-2P-07, p.484, Sep. 2015, Fukuoka, Japan(2015/9/27発表)
Y.Hisasue, Y.Nakamura, M.Amagasaki, M.Iida, M.Kuga and T.Sueyoshi,
``An Error Mitigation Technique for SRAM-based FPGAs against MBU,''
Proc. 2015 Joint Conference of Electrical, Electronics and Information Engineers in
Kyusyu, 08-2P-08, p.485, Sep. 2015, Fukuoka, Japan (2015/9/27発表)
M.Amagasaki, Y.Takeuchi, Q.Zhao, M.Iida, M.Kuga and T.Sueyoshi,
``Architecture Exploration of 3D FPGA to minimize internal layer connection,''
Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), pp.110-115, Oct. 2015, Daejeon, Korea(2015/10/6発表)
竹内悠登,趙 謙, 尼崎太樹,飯田全広,久我守弘,末吉敏則
`` 高速シリアル通信機構をもつ3次元FPGAの面積最適化,''
信学技報 RECONF2015-4,vol.115,no.109,pp17-22,Jun. 2015.(2015/6/19発表)
荒木 亮,飯田全広, 尼崎太樹,久我守弘,末吉敏則
`` 少構成メモリ論理セルSLM向けテクノロジマッピング手法の検討,''
信学技報 RECONF2015-27,vol.115,no.109,pp147-152,Jun. 2015.(2015/6/20発表)
久我 守弘,青木 敏裕,大村 悦彰,山口 倫,木山 真人,尼崎 太樹,
``組込みシステム開発を課題とする創造実験の取組み,''
平成27年度 工学教育研究講演会講演論文集,1F09,pp.122-123,Sep. 2015. (2015/09/2発表)
宮原 隆太郎,飯田全広, 尼崎太樹,久我守弘,末吉敏則,
``組込みシステムを対象としたリコンフィギャラブルアクセラレータの一検討,''
若手の会セミナー2015講演論文集,情報処理学会九州支部,pp.17-22,Sep. 2015. (2015/09/14発表)
西村俊二,久我守弘,飯田全広,尼崎太樹,末吉敏則,
``多重様相論理による遅延依存非同期回路の形式検証体系,''
第14回情報科学技術フォーラム,RC-006,Sep. 2015. (2015/09/17発表)
中道拓也,園田勇介,松崎貴之,尼崎太樹,飯田全広,久我守弘,末吉敏則,
``機械学習された評価関数をもつTraxソルバ,''
信学技報 RECONF2015-33,vol.115,no.228,pp7-12,Jun. 2015.(2015/9/18発表)
趙 謙,尼崎太樹,飯田全広,末吉敏則,
``A Study of HW/SW Co-design Framework based on the Virtualization Technology,''
信学技報 RECONF2015-52,vol.115,no.343,pp21-26,Nov. 2015.(2015/12/2発表)
石井友樹,池邊雅登,趙 謙,尼崎太樹,飯田全広,末吉敏則,
``H-Treeトポロジを用いたFPGA配線構造の一検討,''
信学技報 RECONF2015-60,vol.115,no.400,pp7-12,Jan. 2016.(2016/1/19発表)
趙 謙,尼崎太樹,飯田全広,末吉敏則,
``A Study of HW/SW Co-design Framework based on the Virtualization Technology,''
信学技報 RECONF2015-52,vol.115,no.343,pp21-26,Nov. 2015.(2015/12/2発表)
久我守弘,松田俊郎,
``工学部情報電気電子工学科におけるものづくりを意識した実験・実習,''
大学教育 年報第19号,熊本大学大学教育機能開発総合研究センター,pp.39-48,March 2016.