Note: The following lists include English and Japanese font.

(1)論文誌,国際会議,国内研究会およびその他の発表

A. 専門誌(24編)

  1. 尼崎太樹,山口 良一,中山 英明,飯田 全広,末吉 敏則
    ``入力粒度に依存しない再構成論理セルのフィジビリティスタディ",
    情報処理学会 第5回情報科学技術フォーラム(FIT2006) 情報科学技術レターズ,Vol.5,pp.17-20,2006,査読有

  2. Kazunori Matsuyama, Motoki Amagasaki, Hideaki Nakayama, Ryoichi Yamaguchi, Masahiro Iida and Toshinori Sueyoshi,
    ``Evaluating Variable-Grain Logic Cells using Heterogeneous Technology Mapping",
    P.C.Diniz et al. (eds.) : Reconfigurable Computing: Architectures, Tools and Applications, Lecture Notes in Computer Science (LNCS) 4419, Springer-Verlag Berlin Heidelberg, pp.142-154, Mar. 2007,査読有

  3. 尼崎太樹,中山英明,山口良一,松山和憲,飯田全広,末吉敏則,
    ``粒度可変構造を持つ再構成論理セルアーキテクチャ",
    電子情報通信学会論文誌,Vol.J90-D,No.6,pp. 1346-1356,Jun. 2007,査読有

  4. Motoki Amagasaki, Ryoichi Yamaguchi, Masahiro Koga, Masahiro Iida and Toshinori Sueyoshi,
    ``An Embedded Reconfigurable IP Core with Variable Grain Logic Cell Architecture",
    International Journal of Reconfigurable Computing ,Vol.2008,Article ID 180216, 14 pages, doi:10.1155/2008/180216, Sep. 2008,査読有

  5. Yoshihiro Ichinomiya, Shiro Tanoue, Tomoyuki Ishida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    ``MEMORY SHARING APPROACH FOR TMR SOFTCORE PROCESSOR",
    Jurgen Becker et al. (eds.) : Reconfigurable Computing: Architectures, Tools and Applications, Lecture Notes in Computer Science (LNCS) 5433, Springer-Verlag Berlin Heidelberg, pp.268-274, Mar. 2009,査読有

  6. Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A NOVEL LOCAL INTERCONNECT ARCHITECTURE FOR VARIABLE GRAIN LOGIC CELL",
    Jurgen Becker et al. (eds.) : Reconfigurable Computing: Architectures, Tools and Applications, Lecture Notes in Computer Science (LNCS) 5433, Springer-Verlag Berlin Heidelberg, pp.97-109, Mar. 2009,査読有

  7. 江藤淳哉,尼崎太樹,飯田全広,末吉敏則,
    ``配線性とアクティビティを利用する省電力指向クラスタリング手法",
    電子情報通信学会論文誌,Vol.J92-D,No.12,pp. 2181-2184,Dec. 2009,査読有

  8. 一ノ宮佳裕,田上士郎,石田智之,尼崎太樹,久我守弘,末吉敏則,
    ``SRAM型FPGA の部分再構成によるソフトコアプロセッサの高信頼化",
    電子情報通信学会論文誌,Vol.J92-D,No.12,pp. 2105-2113,Dec. 2009,査読有

  9. Kazuki Inoue, Zhao Qian, Yasuhiro Okamoto, Hiroki Yosho, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A Variable Grain Logic Cell and Routing Architecture for Reconfigurable IP Core",
    ACM Transactions on Reconfigurable Technology and Systems, 4.1, Article 5, 24 pages, DOI 10.1145/1857927.1857932. Dec. 2010,査読有

  10. Masahiro Iida, Masahiro Koga, Kazuki Inoue, Motoki Amagasaki, Yoshinobu Ichida, Mitsuro Saji, Jun Iida and Toshinori Sueyoshi,
    `` A Genuine Power-Gatable Reconfigurable Logic Chip with FeRAM Cells",
    IEICE Transactions ELECTRONICS, Vol.E94-C,No.4,pp. 548-556, Apr. 2011,査読有

  11. Yoshihiro Ichinomiya, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` Improving the Soft-error Tolerability of a Soft-core Processor on an FPGA using Triple Modular Redundancy and Partial Reconfiguration",
    Journal of Next Generation Information Technology, Vol.2,No.3,pp. 35-48, Sep. 2011,査読有

  12. Qian Zhao, Yoshihiro Ichinomiya, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    `` A Novel Soft Error Detection and Correction Circuit for Embedded Reconfigurable Systems",
    IEEE Embedded Systems Letters, Vol.3,Issue 3, pp. 89-92, Sep. 2011,査読有

  13. Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    `` An Easily Testable Routing Architecture and Prototype Chip",
    IEICE Transactions INF. & SYST., Vol.E95-D,No.2,pp. 303-313, Feb. 2012,査読有

  14. Masahiro Iida, Motoki Amagasaki, Yasuhiro Okamoto, Qian Zhao and Toshinori Sueyoshi,
    `` COGRE: A Novel Compact Logic Cell Architecture for Area Minimization",
    IEICE Transactions INF. & SYST., Vol.E95-D,No.2,pp. 294-302, Feb. 2012,査読有

  15. Yoshihiro Ichinomiya, Tsuyoshi Kimura, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida and Toshinori Sueyoshi,
    `` Fault-injection analysis to estimate SEU failure in time by using frame-based partial reconfiguration",
    IEICE Transactions Fundamentals of Electronics, Communications and Computer Sciences, Vol.E95-A,No.12,pp. 2347-2356, Dec. 2012,査読有

  16. Qian Zhao, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` FPGA Design Framework Combined with Commercial VLSI CAD",
    IEICE Transactions INF. & SYST., Vol.E96-D,No.8,pp. 1602-1612, Aug. 2013,査読有

  17. 尼崎太樹,西谷祐樹,井上万輝,飯田全広,久我守弘,末吉敏則,
    ``システムLSI搭載FPGA-IPコア向け物理故障検出および回避方法",
    電子情報通信学会論文誌,Vol.J96-D,No.12,pp. 3019-3029,Dec. 2013,査読有
    【FIT2012 第11回情報科学技術フォーラム推薦論文】
    【平成26年度電子情報通信学会 論文賞】

  18. Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` Fault-tolerant FPGA: Architectures and design for Programmable Logic Intellectual Property Core in SoC",
    IEICE Transactions INF. & SYST., Vol.E98-D,No.2,pp.252-261, Feb. 2015,査読有
    【平成27年度電子情報通信学会リコンフィギャラブルシステム研究会優秀論文賞】

  19. Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` A 3D FPGA Architecture to Realize Simple Die Stacking",
    IPSJ Transactions on System LSI Design Methodology, Vol.8,pp.116-122, Aug. 2015,査読有

  20. Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``FPGA PLACEMENT BASED ON SELF-ORGANIZING MAP",
    International Journal of Innovative Computing, Information and Control, Vol.11,No.6, pp.2001-2012, Dec. 2015,査読有

  21. Shunji Nishimura, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida and Toshinori Sueyoshi,
    ``Theorem-proving Verification for Asynchronous Circuits,"
    International Journal of Innovative Computing, Information and Control, Volume 12, Number 3, pp.761-778, Jun. 2016,査読有

  22. Motoki Amagasaki, Ryo Araki, Masahiro Iida and Toshinori Sueyoshi,
    ``SLM: A Scalable Logic Module Architecture with Less Configuration Memory",
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E99-A,No.12,pp. 1745-1337, Dec. 2016,査読有

  23. Motoki Amagasaki, Yuki Nishitani, Kazuki Inoue, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``Physical Fault Detection and Recovery Methods for System-LSI Loaded FPGA-IP Core",
    IEICE Transactions on Information and Systems, Vol.E100-D,No.4,pp. 633-644, Apr. 2017,査読有
    【Invited Paper】

  24. Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``Towards Open-HW: A Platform to Design, Share and Deploy FPGA Accelerators in Low Cost",
    IPSJ Transactions on System LSI Design Methodology, Vol.*,pp.**-**, Aug. 2017,査読有(採択決定)

B. 査読付国際会議(56編)

  1. Motoki Amagasaki, Naoto Hamabe, Hideaki Nakayama, Masahiro Iida and Toshinori Sueyoshi,
    ``ARCHITECTURE OF GENERAL PURPOSE RECONFIGURABLE LOGIC CELL",
    Proc. of The 21th Commemorative International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2006), Vol.2, pp.1-4, Jul. 2006, Chiang Mai, Thailand,査読有

  2. Motoki Amagasaki, Takuro Shimokawa, Kazunori Matsuyama, Ryoichi Yamaguchi, Hideaki Nakayama, Naoto Hamabe, Masahiro Iida and Toshinori Sueyoshi,
    ``Evaluation of Variable Grain Logic Cell Architecture for Reconfigurable Device",
    Proc. of The 14th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2006), pp.198-203, Oct. 2006, Nice, France,査読有

  3. Kazunori Matsuyama, Motoki Amagasaki, Hideaki Nakayama, Ryoichi Yamaguchi, Masahiro Iida and Toshinori Sueyoshi,
    ``Evaluating Variable-Grain Logic Cells using Heterogeneous Technology Mapping",
    Proc. of International Workshop on Applied Reconfigurable Computing (ARC2007), pp.142-154, Mar. 2007, Mangaratiba - Rio de Janeiro, Brazil,査読有

  4. Motoki Amagasaki, Ryoichi Yamaguchi, Kazunori Matsuyama, Masahiro Iida and Toshinori Sueyoshi,
    ``A Variable Grain Logic Cell Architecture for Reconfigurable Logic Cores",
    Proc. of 17th International Conference on Field Programmable Logic and Applications (FPL2007), pp.550-553, Aug. 2007, Amsterdam, Netherlands,査読有

  5. Ryoichi Yamaguchi, Motoki Amagasaki, Kazunori Matsuyama, Masahiro Iida and Toshinori Sueyoshi,
    ``A Novel Variable Grain Logic Cell Architecture with Multifunctionality",
    Proc. of IEEE Region 10 International Technical Conference (TENCON2007), WeSC-O2.5, Dec. 2007, Taipei, Taiwan,査読有

  6. Yoshiaki Satou, Motoki Amagasaki, Hiroshi Miura, Kazunori Matsuyama, Ryoichi Yamaguchi, Masahiro Iida and Toshinori Sueyoshi,
    ``An Embedded Reconfigurable Logic Core based on Variable Grain Logic Cell Architecture",
    Proc. of International Conference on Field-Programmable Technology 2007 (ICFPT'07), pp.241-244, Dec. 2007, Kitakyushu, Japan,査読有

  7. Kazuki Inoue, Kazunori Matsuyama, Yoshiaki Satou, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A Novel Cluster-based Logic Block with Variable Grain Logic Cells",
    Proc. of The 16th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2008), pp.315-320, Oct. 2008, Rhodes Island, Greece,査読有

  8. Yoshihiro Ichinomiya, Shiro Tanoue, Tomoyuki Ishida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    ``MEMORY SHARING APPROACH FOR TMR SOFTCORE PROCESSOR",
    Proc. of International Workshop on Applied Reconfigurable Computing (ARC2009), pp.268-274, Mar. 2009, Karlsruhe, Germany,査読有

  9. Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A NOVEL LOCAL INTERCONNECT ARCHITECTURE FOR VARIABLE GRAIN LOGIC CELL ",
    Proc. of International Workshop on Applied Reconfigurable Computing (ARC2009), pp.97-109, Mar. 2009, Karlsruhe, Germany,査読有

  10. Shiro Tanoue, Tomoyuki Ishida, Yoshihiro Ichinomiya, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    ``A NOVEL STATES RECOVERY TECHNIQUE FOR THE TMR SOFTCORE PROCESSOR",
    Proc. of 19th International Conference on Field Programmable Logic and Applications (FPL2009), pp.543-546, Aug. 2009, Prague, Czech Republic,査読有

  11. Yoshihiro Ichinomiya, Shiro Tanoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``Improving the Robustness of a Softcore Processor against SEUs by using TMR and Partial Reconfiguration",
    Proc. of the 18th Annual International IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM2010), pp.47-54, May 2010, Charlotte, North Carolina,査読有

  12. Junya Eto, Syoichi Nishida, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``Power-aware FPGA Routing Structure and Design Tools,''
    Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART), pp113-118, June 2010, Tsukuba, Japan,査読有

  13. Yoshihiro Ichinomiya, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi
    ``Improving the Reliability of FPGA system by using TMR and Partial Reconfiguration,''
    Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART), pp107-112, June 2010, Tsukuba, Japan,査読有

  14. Masahiro Koga, Masahiro Iida, Motoki Amagasaki, Yoshinobu Ichida, Mitsuro Saji, Jun Iida and Toshinori Sueyoshi,
    ``First Prototype of a Genuine Power-Gatable Reconfigurable Logic Chip with FeRAM cells",
    Proc. of 20th International Conference on Field Programmable Logic and Applications (FPL2010), pp.304-309, Aug. 2010, Milano, Italy,査読有

  15. Yasuhiro Okamoto, Yoshihiro Ichinomiya, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``COGRE: A Configuration Memory Reduced Reconfigurable Logic Cell Architecture for Area Minimization ",
    Proc. of 20th International Conference on Field Programmable Logic and Applications (FPL2010), pp.298-303, Aug. 2010, Milano, Italy,査読有

  16. Shoichi Nishida, Junya Eto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``Power-aware FPGA Routing Fabrics and Design Tools",
    Proc. of The 18th IFIP International Conference on Very Large Scale Integration (VLSI-SoC2010), pp.67-72, Sep. 2010, Madrid, Spain,査読有

  17. Yoshihiro Ichinomiya, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    ``Soft-error Tolerability Analysis for Triplicated Circuit on an FPGA",
    Proc. of The 16th Workshop on Synthesis And System Integration of Mixed Information technologies(SASIMI2010), pp.448-453, Dec. 2010, Taipei, Taiwan,査読有

  18. Qian Zhao, Yoshihiro Ichinomiya, Yasuhiro Okamoto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A Less Configuration Memory Reconfigurable Logic Device with Error Detect and Correct Circuit",
    Proc. of IEEE Region 10 International Technical Conference (TENCON2010), T6-2.2, Nov. 2010, Fukuoka, Japan,査読有

  19. Kazuki Inoue, Yasuhiro Okamoto, Qian Zhao, Hiroki Yosho, Komei Yoshizawa, Masahiro Koga, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Prototype Chip of Reconfigurable Logic Device using Variable Grain Logic Cell Architecture",
    Proc. of IEEE Region 10 International Technical Conference (TENCON2010), T6-2.3, Nov. 2010, Fukuoka, Japan,査読有

  20. Masahiro Koga, Masahiro Iida, Motoki Amagasaki, Yoshinobu Ichida, Mitsuro Saji, Jun Iida and Toshinori Sueyoshi,
    ``A Power-Gatable Reconfigurable Logic Chip with FeRAM Cells",
    Proc. of IEEE Region 10 International Technical Conference (TENCON2010), T6-2.4, Nov. 2010, Fukuoka, Japan,査読有

  21. Tsuyoshi Kimura, Noritaka Kai, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Case Study of Evaluation Technique for Soft error Tolerance on SRAM-based FPGAs",
    Proc. of IEEE Region 10 International Technical Conference (TENCON2010), T6-2.5, Nov. 2010, Fukuoka, Japan,査読有

  22. Qian Zhao, Yoshihiro Ichinomiya, Yasuhiro Okamoto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A Robust Reconfigurable Logic Device Based on Less Configuration Memory Logic Cell",
    Proc. of International Conference on Field-Programmable Technology(ICFPT10), pp.162-169, Dec. 2010, Beijing, China,査読有

  23. Motoki Amagasaki, K.Kato, K.Taura, M.Koga, M.Iida and T.Sueyoshi,
    ``An Area Efficient Adaptive LUT Architecture,''
    Proc. of IEEE Symposium on COOL Chips XIV, Poster 10, Apr. 2011, Yokohama, Japan,査読有

  24. Hiroomi Sawada, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``Parallelization of the channel width search for FPGA routing,''
    Proc. of Second International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2011), pp.111-116, Jun. 2011, London, UK,査読有

  25. Masahiro Iida, Ken Taura, Masahiro Koga, Kazuki Inoue, Motoki Amagasaki and Toshinori Sueyoshi,
    ``A2LUT: An Abridged Adaptive LUT Architecture and Prototype Chip",
    Proc. of The 26th Commemorative International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2011), pp.892-894, Jun. 2011, Gyeongju, Korea,査読有

  26. Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``AN EASILY TESTABLE ROUTING ARCHITECTURE AND EFFICIENT TEST TECHNIQUE",
    Proc. of 21th International Conference on Field Programmable Logic and Applications (FPL2011), pp.291-294, Aug. 2011, Chania, Crete, Greece,査読有

  27. Masahiro Iida, Kazuki Inoue, Motoki Amagasaki and Toshinori Sueyoshi,
    ``An Easily Testable Routing Architecture of FPGA",
    Proc. of The 19th IFIP International Conference on Very Large Scale Integration (VLSI-SoC2011), pp.106-109, Oct. 2011, Kowloon, Hong Kong,査読有

  28. Qian Zhao, Yusuke Iwai, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A Novel Reconfigurable Logic Device Base on 3D Stack Technology",
    Proc. International 3D System Integration Conference(3DIC2011), P-2-14, pp.1-4, Feb. 2012, Osaka, Japan,査読有

  29. Katsunori Takahashi, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida, Toshinori Sueyoshi,
    ``Circuit Partitioning Methods for FPGA-based ASIC Emulator using High-speed Serial Wires",
    Proc. The 17th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2012), pp.317-318, Mar. 2012, Beppu, Japan,査読有

  30. Motoki Amagasaki, Yasuaki Tomonari, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Self-Organization Maps Approach to FPGA Placement",
    Proc. The 17th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2012), pp.468-469, Mar. 2012, Beppu, Japan,査読有

  31. Yoshihiro Ichinomiya, Sadaki Usagawa, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``Designing flexible reconfigurable regions to relocate partial bitstreams,''
    Proc. the 20th Annual International IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM2012), pp.241, May 2012, Toronto, Canada,査読有

  32. Kazuki Inoue, Yuki Nishitani, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``Fault Detection and Avoidance of FPGA in Various Granularities",
    Proc. of 22th International Conference on Field Programmable Logic and Applications (FPL2012), pp.539-542, Aug. 2012, Oslo, Norway,査読有

  33. Yoshihiro Ichinomiya, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A bitstream relocation technique to improve flexibility of partial reconfiguration",
    Proc. of 12th International Conference on Algorithms and Architectures for Parallel Processing(ICA3PP-12), pp.139-152, Sep. 2012, Fukuoka, Japan,査読有

  34. Makoto Fujino, Hiroki Tanaka, Yoshihiro Ichinomiya, Morihiro Kuga, Masahiro Iida, Motoki Amagasaki and Toshinori Sueyoshi,
    ``Fault Detection and Avoidance of FPGA in Various Granularities",
    Proc. of 12th International Conference on Algorithms and Architectures for Parallel Processing(ICA3PP-12), pp.392-404, Sep. 2012, Fukuoka, Japan,査読有

  35. Yuki Nishitani, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi
    ``Evaluation of Fault Tolerant Technique Based on Homogeneous FPGA Architecture",
    Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), pp.225-230, Oct. 2012, Santa Cruz, USA,査読有

  36. Yuki Nishitani, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Novel Physical Defects Recovery Technique for FPGA-IP cores,''
    Proc. International Conference on Reconfigurable Computing and FPGAs (ReConFig2012), pp.1-7, Dec. 2012, Cancun, Mexico,査読有

  37. Yoshihiro Ichinomiya, Kohei Takano, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida and Toshinori Sueyoshi,
    ``Accelerated evaluation of SEU failure-in-time using frame-based partial reconfiguration ,''
    Proc. International Conference on Field Programmable Technology(ICFPT2012), pp.220-223, Dec. 2012, Seoul, Korea,査読有

  38. Qian Zhao, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` A Novel FPGA Design Framework with VLSI Post-routing Performance Analysis,''
    Proc. 21st ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA2013), pp.271, Feb. 2013, Monterey, California,査読有

  39. Yuki Ogawa, Masahiro Iida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    `` A reconfigurable Java accelerator with software compatibility for embedded systems,''
    Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2013), pp.39-44, June 2013, Edinburgh, Scotland,査読有

  40. Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` AN FPGA DESIGN AND IMPLEMENTATION FRAMEWORK COMBINED WITH COMMERCIAL VLSI CADS,''
    Proc. 8th International Workshop on Reconfigurable Communication-centric Systems-on-Chip(ReCoSoC2013), July 2013, Darmstadt, Germany,査読有

  41. Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` An Automatic Design and Implementation Framework for Reconfigurable Logic IP Core,''
    Proc. International Conference on ENGINEERING OF RECONFIGURABLE SYSTEMS AND ALGORITHMS(ERSA2013), pp.36-42, July 2013, Las Vegas, Nevada,査読有

  42. Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` An Automatic Design and Implementation Framework for Reconfigurable Logic IP Core,''
    Proc. of 23th International Conference on Field Programmable Logic and Applications (FPL2013), Sep. 2013, Porto, Portugal,査読有

  43. Motoki Amagasaki, Kazuki Inoue, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` DEFECT-ROBUST FPGA ARCHITECTURES FOR INTELLECTUAL PROPERTY CORES IN SYSTEM LSI,''
    Proc. of 23th International Conference on Field Programmable Logic and Applications (FPL2013), Sep. 2013, Porto, Portugal,査読有

  44. Tetsuro Hamada, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` Three-Dimensional Stacking FPGA Architecture Using Face-to-Face Integration,''
    Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2013), pp.196-201, Oct. 2013, Istanbul, Turkey,査読有

  45. Kansuke Fukuda, Susumu Mashimo, Masahiro Iida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    `` Parallel Blockus Duo Game-playing Artificial-Intelligence on an FPGA,''
    Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2014), pp.135-140, June 2014, Sendai, Japan,査読有

  46. Qian Zhao, Kyohei Yanagida, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    `` A Logic Cell Architecture Exploiting the Shannon Expansion for the Reduction of Configuration Memory,'',査読有
    Proc. 24th International Conference on Field Programmable Logic and Applications (FPL2014), Sep. 2014, Munich, Germany,査読有

  47. Susumu Mashimo, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``Zyndroid: An Android Platform for Software/Hardware Coprocessing ,''
    Proc. International Conference on Field Programmable Technology(ICFPT2014), Dec. 2014, Shanghai, China,査読有

  48. Takuya Kajiwara, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Novel Three-dimensional FPGA Architecture with High-speed Serial Communication Links,''
    Proc. International Conference on Field Programmable Technology(ICFPT2014), Dec. 2014, Shanghai, China,査読有

  49. Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A CONFIGURATION MEMORY REDUCED PROGRAMMABLE LOGIC CELL,''
    Proc. of IEEE Symposium on COOL Chips XVIII, , Apr. 2015 Yokohama, Japan,査読有

  50. Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``Simple Wafer Stacking 3D-FPGA Architecture,''
    Proc. of the 2015 IEEE International Conference on Integrated Circuit Design and Technology (ICICDT), K-3, June 2015, Leuven, Belgium,査読有

  51. Sinji Nishimura, Motoki Amagasaki and Toshinori Sueyoshi,
    ``Generalized Isomorphism between Synchronous Circuits and State Machines,''
    Proc. of the 30th International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC), pp.522-525, July 2015, Seoul, Korea,査読有

  52. Motoki Amagasaki, Yuto Takeuchi, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``Architecture Exploration of 3D FPGA to minimize internal layer connection,''
    Proc. of Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), pp.110-115, Oct. 2015, Daejeon, Korea,査読有

  53. Motoki Amagasaki, Yuji Nakamura, Takuya Teraoka, Masahiro Iida and Toshinori Sueyoshi,
    ``An Area Compact Soft Error Resident circuit for FPGA,''
    Proc. of Joint Conference on Integrated Circuit Design and Technology (ICICDT), SessionB-3, June 2016, Ho Chi Minh City, Vietnam,査読有

  54. Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Study of Heteroneneous Computing Design Method based on Virtualization Technology,''
    Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2016), pp.105-110, July 2016, Hong Kong, China,査読有

  55. Motoki Amagasaki, Yuji Nakamura, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Novel Soft Error Tolerant FPGA Architecture,''
    Proc. of Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), 4a-3, Sep. 2016, Tallinn, Estonia,査読有

  56. Morihiro Kuga, Kansuke Fukuda, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``High-level Synthesis based on Parallel Design Patterns using a Functional Language,''
    Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2017), pp.xx-xx, July 2017, Bochum, Germany ,査読有

  57. Motoki Amagasaki, Futoshi Murase, Morihiro Kuga, Masahiro Iida and Toshinori Sueyoshi,
    ``FPGA based ASIC Emulator with High Speed Optical Serial Link,''
    Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2017), pp.xx-xx, July 2017, Bochum, Germany ,査読有

 C. 査読無国際会議(33編)

  1. Motoki Amagasaki, Fuminori Kobayashi, Minoru Watanabe and Tetsuya Yagi,
    ``Motion Image Compression Circuit using the Silicon Retina as Active Sensor",
    Proc. of SICE Annual Conference (SICE2002), TEA19-4, Osaka International Convention Center, Aug. 2002, Osaka, Japan,査読無

  2. Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``Advantages of Variable Grain Logic Cell Architecture",
    Proc. of The JCEEE Kyushu 2006 Asia Sessions, 12-1P-01, Sep. 2006, Miyazaki, Japan,査読無

  3. Ryoichi Yamaguchi, Motoki Amagasaki, Kazunori Matsuyama, Masahiro Iida and Toshinori Sueyoshi,
    ``The Effect of Variable Grain Logic Cell Functionality on Area",
    Proc. of The JCEEE Kyushu 2007 International Sessions, 11-2P-02, Sep. 2007, Naha, Japan,査読無

  4. Kazunori Matsuyama, Motoki Amagasaki, Ryoichi Yamaguchi, Masahiro Iida and Toshinori Sueyoshi,
    ``An Implementation Technique for Variable Grain Logic Cell to Reduce Delay and Configuration Memories",
    Proc. of The JCEEE Kyushu 2007 International Sessions, 11-2P-03, Sep. 2007, Naha, Japan,査読無

  5. Kazuki Inoue, Yoshiaki Satou, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A Study of the Cluster Architecture based on Variable Grain Logic Cell",
    Proc. of The JCEEE Kyushu 2008 International Sessions, 12-1P-06, Sep. 2008, Oita, Japan,査読無

  6. Zhao Qian, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``Efficient Permutation-based Boolean Matching for VGLC Technology Mapping",
    Proc. of The JCEEE Kyushu 2008 International Sessions, 12-1P-03, Sep. 2008, Oita, Japan,査読無

  7. Tomoyuki Ishida, Yoshihiro Ichinomiya, Shiro Tanoue, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    ``Research of Reliable Softcore Processor Design",
    Proc. of The 2nd International Student Conference on Advanced Science and Technology(ICAST), pp.89-90, Peking University, December 22-23, 2008, Beijing, China,査読無

  8. Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``Variable Grain Logic Cell Architecture for Reconfigurable Logic Core",
    Proc. of The 2nd International Student Conference on Advanced Science and Technology(ICAST), pp.91-92, Peking University, December 22-23, 2008, Beijing, China,査読無

  9. Qian Zhao, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi,
    ``A Study of Local Interconnect Architecture for Variable Grain Logic Cell",
    Proc. of The 2nd International Student Conference on Advanced Science and Technology(ICAST), pp.93-94, Peking University, December 22-23, 2008, Beijing, China,査読無

  10. Masahiro Koga, Kazuki Inoue, Yasuhiro Okamoto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``The effect of input granularity on Variable Grain Logic Cell performance,''
    Proc. 2009 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1P-07 , Sep. 2009, Iizuka Japan,査読無

  11. Kota Kato, Masaki Shintani, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``An analysis of logic function usage on FPGA technology mapping,''
    Proc. 2009 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1P-06 , Sep. 2009, Iizuka Japan,査読無

  12. Yoshihiro Ichinomiya, Shiro Tanoue, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi
    ``SEU Recovery Technique for TMR Softcore Processor on SRAM-based FPGA,''
    Proc. 2009 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1P-05 , Sep. 2009, Iizuka Japan,査読無

  13. Yasuhiro Okamoto, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``A novel clustering algorithm for Variable Grain Logic Cell,''
    Proc. 2009 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1P-04, Sep. 2009, Iizuka Japan,査読無

  14. Hiroki Yosho, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``A case study of efficient test circuits for Reconfigurable Logic Devices,''
    Proc. the 4th International Student Conference on Advanced Science and Technology(ICAST), pp215-216, May 2010, Izmir, Truk,査読無

  15. Komei Yoshizawa, Kazuki Inoue, Yoshihiro Okamoto, Qian Zhao, Hiroki Yosho, Masahiro Koga, Motoki Amagasaki, Masahiro Iida, Morihioro Kuga and Toshinori Sueyoshi
    ``Design of Prototype Chip Based on Variable Grain Logic Cell Architecture,''
    Proc. the 4th International Student Conference on Advanced Science and Technology(ICAST), pp213-214, May 2010, Izmir, Truk,査読無

  16. Yoshinori Sato, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``Development of power estimation tool for Variable Grain Logic Cell,''
    Proc. the 4th International Student Conference on Advanced Science and Technology(ICAST), pp207-208, May 2010, Izmir, Truk,査読無

  17. Tsuyoshi Kimura, Noritaka Kai, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi
    ``A Case Study of Soft Error Emulation for SRAM-based FPGA Circuits,''
    Proc. 2010 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1A-05 , Sep. 2010, Fukuoka Japan,査読無

  18. Hiroki Yosho, Kazuki Inoue, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``A Test Scheme using Shift-based Configuration for Homogeneous FPGAs,''
    Proc. 2010 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1A-06 , Sep. 2010, Fukuoka Japan,査読無

  19. Hiroomi Sawada, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and ToshinoriSueyoshi
    ``Prallelization of the channel-width search for FPGA routing,''
    Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp111-112, Sep 2011, Jinan, China,査読無

  20. Ken Taura, Morihiro Koga, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``A Study of FPGA Logic Block focused on P-equivalence class,''
    Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp109-110a, Sep 2011, Jinan, Chin,査読無

  21. Tsuyoshi Kimura, Yoshihiro Ichinomiya, Masahiro Koga, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi
    ``A Case Study of Dependability Estimation for SRAM-based FPGA Circuits,''
    Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp107-108, Sep 2011, Jinan, China,査読無

  22. Makoto Fujino, Yoshihiro Ichinomiya, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida and Toshinori Sueyoshi
    ``Reliable Softcore Procesor System using TMR and Dynamic Reconguration,''
    Proc. 2011 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 11-1P-02, Sep. 2011, Saga, Japan,査読無

  23. Yuki Nishitani, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi
    ``A Hard-error Resilient Technique for Homogeneous FPGA Architecture,''
    Proc. 2012 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 01-1P-02, Sep. 2012, Nagasaki, Japan,査読無

  24. Hiroki Tanaka, Yoshihiro Ichinomiya, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida and Toshinori Sueyoshi
    ``Self-repair Technique using Spare Resource in TMR Softcore Processor System,''
    Proc. 2012 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 01-1P-05, Sep. 2012, Nagasaki, Japan,査読無

  25. Tetsuro Hamada, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi
    ``Fast FPGA Placement Algorithm Based on Self-Organized Maps,''
    Proc. 2012 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 01-1P-11, Sep. 2012, Nagasaki, Japan,査読無

  26. Takashi Okamoto, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``High-speed Data Transfer Mechanism for FPGA-based ASIC Emulator,''
    Proc. 2013 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 04-1A-05, Sep. 2013, Kumamoto, Japan,査読無

  27. Kentaro Fujisawa, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi
    ``HDL and Bitstream Generator Tool for FPGA IP cores,''
    Proc. 2013 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 04-1A-04, Sep. 2013, Kumamoto, Japan,査読無

  28. Takuya Kajiwara, Yuki Nishitani, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi
    ``Fault Tolerance Evaluation of defect-robust FPGA,''
    Proc. 2013 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 04-1A-03, Sep. 2013, Kumamoto, Japan,査読無

  29. Jiajia Zhang, Qian Zhao, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``A Comparison of Sorting Algorithms with FPGA Acceleration by High Level Synthesis,''
    Proc. 2014 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 08-1P-02, Sep. 2014, Kagoshima, Japan,査読無

  30. Ryo Araki, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi
    ``A Reconfigurable Logic Cell Architecture Based on Partial Function of Shannon Expansion,''
    Proc. 2014 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 08-1P-03, Sep. 2014, Kagoshima, Japan,査読無

  31. Yukinori Hisasue, Yuji Nakamura, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``An Error Mitigation Technique for SRAM-based FPGAs against MBU,''
    Proc. 2015 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 08-2P-08, p.485, Sep. 2015, Fukuoka, Japan,査読無

  32. Ryutaro Miyahara, Masahiro Iida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Study of Reconfigurable Accelerator for Embedded Systems,''
    Proc. 2015 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 08-2P-07, p.484, Sep. 2015, Fukuoka, Japan,査読無

  33. Takuya Teraoka, Yuji Nakamura, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``Development of Soft Error Simulator Based on Layout Information,''
    Proc. 2016 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 11-1P-04, Sep. 2016, Miyazaki, Japan,査読無

  34. Hakuya Teraoka, Yuji Nakamura, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and ToshinoriSueyoshi
    ``Soft Error Simulator for Analyzing MBU Pattern,''
    Proc. the 11th International Student Conference on Advanced Science and Technology(ICAST), 9-1, Dec 2016, Kumamoto, Japan,査読無

  35. Shunji Nishimura, Motoki Amagasaki and ToshinoriSueyoshi
    ``Broad-sense Synchronous Circuits on Partially Ordered Time,''
    Proc. the 11th International Student Conference on Advanced Science and Technology(ICAST), 9-14, Dec 2016, Kumamoto, Japan,査読無

 D. 査読付講演論文(6編)

  1. 尼崎太樹,中山英明,濱邊直人,飯田全広,末吉敏則,
    ``粒度可変構造を持つ再構成論理セルアーキテクチャの提案",
    第13回FPGA/PLD Design Conference ユーザプレゼンテーション論文集,pp. 25-32,Jan. 2006,査読有
    【優秀論文賞】

  2. 松山和憲,山口良一,中山英明,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セルを持つ再構成デバイスの実装効率評価",
    DAシンポジウム2006 論文集,Vol.2006,No.7,pp. 187-192,Jul. 2006,査読有

  3. 尼崎太樹,山口良一,中山英明,飯田全広,末吉敏則,
    ``入力粒度に依存しない再構成論理セルのフィジビリティスタディ",
    第5回情報科学技術フォーラム(FIT2006) 情報科学技術レターズ,Vol.5,pp. 17-20,Sep. 2006,査読有

  4. 山口良一,中山英明,尼崎太樹,松山和憲,飯田全広,末吉敏則,
    ``粒度可変構造を持つ再構成論理セル向けマッピング手法の評価",
    第14回FPGA/PLD Design Conference ユーザプレゼンテーション論文集,pp. 25-32,Jan. 2007,査読有
    【優秀論文賞】

  5. 飯田全広,田浦 健,古賀正紘,井上万輝,尼崎太樹,末吉敏則,
    ``A2LUT: An Abridged Adaptive LUT Architecture and Prototype Chip",
    第10回情報科学技術フォーラム(FIT2011),pp. 89-94,Sep. 2011,査読有

  6. 西村俊二,久我守弘,飯田全広,尼崎太樹,末吉敏則,
    ``多重様相論理による遅延依存非同期回路の形式検証体系,''
    第14回情報科学技術フォーラム(FIT2015),RC-006,Sep. 2015,査読有

D. 一般講演論文およびポスター(110編)

  1. 尼崎太樹,小林史典,渡邊実,
    ``シリコン網膜アクティブセンサによる動画像圧縮回路",
    計測自動制御学会 九州支部 第20回 学術講演会,pp. 102D-3-4,Dec. 2001,査読無

  2. 尼崎太樹,中山英明,濱邊直人,飯田全広,末吉敏則,
    ``粒度可変構造を持つ再構成論理セルアーキテクチャの提案",
    電子情報通信学会技術研究報告 RECONF2005-53,Vol.105,No.450,pp. 1-6,Nov. 2005,査読無

  3. 濱邊直人,中山英明,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変構造を持つ再構成論理セルを用いた基本演算回路の実装",
    電子情報通信学会技術研究報告 RECONF2005-54,Vol.105,No.450,pp. 7-12,Nov. 2005,査読無

  4. 末吉研究グループ(発表者 尼崎太樹), ``リコンフィギャラブルシステム技術とその応用",
    EDSFair2006 STARCミニシンポジウム講演資料集,pp. 13-17,Jan. 2006,査読無

  5. 山口良一,松山和憲,中山英明,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変構造を持つ再構成論理セル向けマッピング手法の一検討",
    電子情報通信学会技術研究報告 RECONF2006-1,Vol.106,No.49,pp. 1-6,May 2006,査読無

  6. 尼崎太樹,中山英明,松山和憲,山口良一,飯田全広,末吉敏則,
    ``粒度可変構造論理セルを用いた次世代型リコンフィギャラブルロジックデバイスの開発",
    STARCシンポジウム2006,Sep. 2006,査読無
    【学生ポスターセッション優秀賞】

  7. 中山英明,山口良一,尼崎太樹,松山和憲,飯田全広,末吉敏則,
    ``粒度可変構造を持つ再構成可能論理セル向けテクノロジマッピング手法",
    電子情報通信学会技術研究報告 RECONF2006-55,Vol.106,No.394,pp. 67-72,Nov. 2006,査読無

  8. 尼崎太樹,末吉敏則,
    ``粒度可変構造を持つ再構成可能論理セルのフィジビリティスタディ",
    電子情報通信学会情報・システムソサイエティ誌 2007年総合大会特別号,pp. 99,Mar. 2007,査読無
    【学生ポスターセッション優秀賞】

  9. 佐藤嘉晃,尼崎太樹,山口良一,飯田全広,末吉敏則,
    ``粒度可変構造論理セル向け算術演算回路の実現",
    電子情報通信学会技術研究報告 RECONF2007-7,Vol.107,No.41,pp. 37-42,May. 2007,査読無

  10. 松山和憲,尼崎太樹,山口良一,佐藤嘉晃,三浦大,飯田全広,末吉敏則,
    ``粒度可変論理セルとヘテロジニアス・テクノロジマッピング手法",
    STARCシンポジウム2007,Sep. 2007,査読無

  11. 三浦大,尼崎太樹,松山和憲,飯田全広,末吉敏則,
    ``粒度可変論理セルの構成に関する一検討",
    第60回電気関係学会九州支部連合大会, 09-1P-05, Sep. 2007,査読無

  12. 佐藤嘉晃,尼崎太樹,山口良一,松山和憲,三浦大,飯田全広,末吉敏則,
    ``粒度可変構造論理セルを用いた再構成可能アーキテクチャのテクノロジマッピングによる評価",
    第11回システムLSIワークショップ ポスターセッション,pp. 281-283,Nov. 2007,査読無

  13. 松山和憲,山口良一,佐藤嘉晃,三浦大,古賀正紘,井上万輝,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討",
    電子情報通信学会技術研究報告 RECONF2007-33,Vol.107,No.340,pp. 7-12,Nov. 2007,査読無

  14. 小森龍志,尼崎太樹,飯田全広,末吉敏則,
    ``PCクラスタにおけるアントコロニー最適化法を用いたFPGA配置ツールの並列化",
    情報処理学会研究報告 2008-MPS-68,Vol.2008,No.17,pp. 77-80,Mar. 2008,査読無

  15. 中野光臣,尼崎太樹,飯田全広,末吉敏則,
    ``アントコロニー最適化法の並列化手法および超並列SIMD型プロセッサへの実装",
    情報処理学会研究報告 2008-MPS-68,Vol.2008,No.17,pp. 81-84,Mar. 2008,査読無

  16. 佐藤嘉晃,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セルによるDSPアプリケーション回路の実装評価",
    電子情報通信学会情報・システムソサイエティ誌 2008年総合大会特別号,pp. 135,Mar. 2008,査読無

  17. 井上万輝,松山和憲,佐藤嘉晃,古賀正紘,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セル向けクラスタ構造の一検討",
    電子情報通信学会技術研究報告 RECONF2008-8,Vol.108,No.48,pp. 43-48,May 2008,査読無

  18. 佐藤嘉晃,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セルを用いた高性能リコンフィギャラブルIPの開発",
    STARCフォーラム/シンポジウム2008,Jul. 2008,査読無

  19. Qian Zhao,Masahiro Koga,Motoki Amagasaki,Masahiro Iida,Toshinori Sueyoshi,
    ``A Boolean Matching Method for VGLC Technology Mapping",
    情報処理学会九州支部若手の会,pp. 23-24,Sep. 2008,査読無

  20. 藪田敏生,石田智之,尼崎太樹,久我守弘,末吉敏則,
    ``SRAM型FPGAの部分再構成による信頼性向上の検討",
    情報処理学会九州支部若手の会,pp. 25-30,Sep. 2008,査読無

  21. 古賀正紘,三浦大,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セルにおける入力粒度最適化の一検討",
    電子情報通信学会技術研究報告 RECONF2008-33,Vol.108,No.37,pp. 63-68,Sep. 2008,査読無

  22. 一ノ宮佳裕,田上士郎,石田智之,尼崎太樹,久我守弘,末吉敏則,
    ``ソフトコアプロセッサの高信頼化に向けた三重冗長実装の一検討",
    電子情報通信学会技術研究報告 RECONF2008-35,Vol.108,No.37,pp. 75-80,Sep. 2008,査読無

  23. 井上万輝,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変論理セル向けローカルインタコネクト構造の提案と評価",
    電子情報通信学会技術研究報告 RECONF2008-42,Vol.108,No.300,pp. 21-26,Nov. 2008,査読無

  24. 岡本康裕,井上万輝,尼崎太樹,飯田全広,末吉敏則,
    ``粒度可変再構成論理セルにおける回路実装手法の検討",
    電子情報通信学会情報・システムソサイエティ誌 2009年総合大会特別号,pp. 136,Mar. 2009,査読無

  25. 西田翔一,西岡勇蔵,尼崎太樹,飯田全広,末吉敏則,
    ``スモールワールドネットワーク化配線構造によるFPGAの消費電力削減,''
    信学技報 RECONF2009-4,vol.109,no.26,pp.19-24,May 2009,査読無

  26. 一ノ宮佳裕,田上士郎,藪田敏生,尼崎太樹,久我守弘,末吉敏則,
    ``三重冗長ソフトコアプロセッサにおける同期復旧処理の一検討,''
    信学技報 RECONF2009-9,vol.109,no.26,pp.49-54,May 2009,査読無

  27. 江藤淳哉,尼崎太樹,飯田全広,末吉敏則,
    ``配線性とアクティビティを利用するFPGAの低消費電力化クラスタリング手法,''
    信学技報 RECONF2009-10,vol.109,no.26,pp.55-60,May 2009,査読無

  28. 西田翔一,江藤淳哉,西岡勇蔵,尼崎太樹,飯田全広,末吉敏則,
    ``省電力FPGA配線アーキテクチャとその設計環境の提案,''
    LSIとシステムのワークショップ2009予稿集,pp.292-294,May 2009,査読無

  29. 甲斐統貴,堤喜章,尼崎太樹,久我守弘,末吉敏則,
    ``SRAM型FPGAの部分再構成によるエラー訂正処理の検討,''
    情報処理学会九州支部若手の会,pp.33-38,Sep. 2009,査読無

  30. 田上士郎,一ノ宮佳裕,尼崎太樹,久我守弘,末吉敏則,
    ``SRAM型FPGAを用いた三重冗長ソフトコアプロセッサにおけるSEU復旧技術,''
    情報処理学会九州支部若手の会,pp.39-46,Sep. 2009,査読無

  31. 新谷政樹,加藤宏太,尼崎太樹,飯田全広,末吉敏則,
    ``実装効率改善へ向けたP同値類に基づくLUTの論理出現率に関する調査,''
    信学技報, vol. 109, no. 198, RECONF2009-24, pp. 31-36,Sep. 2009,査読無

  32. 甲斐統貴,堤喜章,尼崎太樹,久我守弘,末吉敏則,
    ``SRAM型FPGAの部分再構成によるエラー訂正手法の一検討,''
    信学技報, vol. 109, no. 320, RECONF2009-41, pp. 1-6,Dec. 2009,査読無

  33. 井上万輝,岡本康裕,趙 謙,吉澤孔明,用正博紀,古賀正紘,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    ``粒度可変論理セルをもつ再構成論理デバイスの設計と試作,''
    信学技報, vol. 109, no. 395, RECONF2009-64, pp. 59-64,Jan. 2010,査読無

  34. 一ノ宮佳裕,田上士郎,尼崎太樹,久我守弘,末吉敏則,
    ``部分再構成によるソフトコアプロセッサの故障回復手法,''
    信学技報, vol. 109, no. 395, RECONF2009-79, pp. 155-160,Jan. 2010,査読無

  35. 富着忠彦,佐藤佳徳,尼崎太樹,久我守弘,末吉敏則,
    ``粒度可変論理セル向け消費電力測定環境の構築 ,''
    火の国情報シンポジウム2010論文集,B-1-4,Mar. 2010,査読無

  36. 白石恭平,尼崎太樹,久我守弘,藤山修久,犬飼道彦,末吉敏則,
    ``SRAM型FPGAにおける二重冗長回路実装手法の一検討,''
    信学技報, vol. 109, no. 474, CPSY2009-90, pp. 471-476,Mar. 2010,査読無

  37. 木村剛士,甲斐統貴,堤 喜章,尼崎太樹,久我守弘,末吉敏則
    ``SRAM型FPGA上の実装回路におけるソフトエラー耐性評価手法の一検討,''
    信学技報 RECONF2010-7,vol.110,no.32,pp.37-42,May 2010,査読無

  38. 古賀正紘,飯田全広,尼崎太樹,市田善信,佐治満郎,飯田 淳,末吉敏則
    ``FeRAMを用いた不揮発リコンフィギャラブルロジックデバイスの試作,''
    信学技報 RECONF2010-5,vol.110,no.32,pp.25-30,May 2010,査読無

  39. 岡本康裕,一ノ宮佳裕,尼崎太樹,飯田 全広,末吉敏則
    ``COGRE: 面積削減を目的とした少構成メモリ論理セルアーキテクチャ,''
    信学技報 RECONF2010-31,vol.110,no.204,pp.79-84,Sep. 2010,査読無

  40. Qian Zhao, Yoshihiro Ichinomiya, Yasuhiro Okamoto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi
    ``An Error Detect and Correct Circuit Based Fault-tolerant Reconfigurable Logic Device,''
    信学技報 RECONF2010-32,vol.110,no.204,pp.85-90,Sep. 2010,査読無

  41. 益満裕司,尼崎太樹,飯田 全広,末吉敏則
    ``クラスタベースFPGAにおける論理ブロック内のローカル配線最適化,''
    信学技報 RECONF2010-73,vol.110,no.362,pp.139-144,Jan. 2011,査読無

  42. 用正博紀,井上万輝,尼崎太樹,飯田 全広,末吉敏則
    ``スイッチブロックのトポロジに着目したFPGAの配線テスト手法化,''
    信学技報 RECONF2010-74,vol.110,no.362,pp.145-150,Jan. 2011,査読無

  43. 吉澤孔明,井上万輝,尼崎太樹,飯田 全広,末吉敏則
    ``シフタ付きスイッチブロックを用いたFPGA配線構造の設計,''
    信学技報 CAS2010-88,vol.110,no.389,pp.23-28,Jan. 2011,査読無

  44. 田浦 健,尼崎太樹,飯田全広,末吉敏則
    ``構成メモリ数を削減したアダプティブLUTアーキテクチャの提案,''
    信学技報 RECONF2011-20,vol.111,no.32,pp.115-120,May 2011,査読無

  45. 井上万輝,尼崎太樹,飯田全広,末吉敏則
    ``ホモジニアスな配線構造によるFPGA設計の容易化,''
    信学技報 RECONF2011-19,vol.111,no.32,pp.109-114,May 2011,査読無

  46. 藤野 誠,甲斐統貴,一ノ宮佳裕,尼崎太樹,久我守弘,末吉敏則
    ``ソフトコアプロセッサシステムの高信頼化に向けたコンテキスト同期手法,''
    信学技報 RECONF2011-5,vol.111,no.32,pp.25-30,May 2011,査読無

  47. 佐藤佳徳,用正博紀,井上万輝,尼崎太樹,飯田全広,末吉敏則,
    ``スイッチブロックトポロジに着目したFPGAテスト容易化設計手法の提案,''
    LSIとシステムのワークショップ2011予稿集,pp.224-226,May. 2011,査読無

  48. 山本千重子,白石恭平,一ノ宮佳裕,尼崎太樹,久我守弘,末吉敏則
    ``FPGAにおける二重冗長ソフトコアプロセッサの高信頼化手法,''
    若手の会セミナー2011講演論文集,情報処理学会九州支部,pp.37-41,Sep. 2011,査読無

  49. 佐伯亮祐,高橋克昇,久我守弘,尼崎太樹,飯田全広,末吉敏則
    ``FPGAにおける高速シリアル通信を用いたASICエミュレータ向け通信手法の検討,''
    若手の会セミナー2011講演論文集,情報処理学会九州支部,pp.17-22,Sep. 2011,査読無

  50. 友成恭章,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``コホーネンネットワークを用いたFPGA配置アルゴリズム,''
    若手の会セミナー2011講演論文集,情報処理学会九州支部,pp.1-7,Sep. 2011. ,査読無

  51. 宇佐川貞幹,一ノ宮佳裕,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``動的再構成システムに向けた部分再構成データの再配置に関する一検討,''
    信学技報 RECONF2011-30,vol.111,no.218,pp.49-54,Sep 2011,査読無

  52. 友成恭章,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``自己組織化マップを用いたFPGA配置手法の提案,''
    信学技報 RECONF2011-26,vol.111,no.218,pp.25-30,Sep. 2011,査読無

  53. 高橋知也,井上万輝,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``LUT間の入力共有に基づく小面積論理クラスタ構造の一提案,''
    信学技報 RECONF2011-25,vol.111,no.218,pp.19-24,Sep. 2011,査読無

  54. 一ノ宮佳裕,藤野誠,尼崎太樹,久我守弘,飯田全広,末吉敏則
    ``二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術,''
    信学技報 RECONF2011-42,vol.111,no.461,pp.199-204,Nov. 2011,査読無

  55. 藤野 誠,一ノ宮佳裕,田中宏樹,吉浦紗也加,久我守弘,尼崎太樹,飯田全広,末吉敏則
    ``システムの高信頼化に向けたSupervisor Processorの一検討,''
    信学技報 CPSY2011-92,vol.111,no.461,pp.199-204,May. 2012,査読無

  56. 佐伯亮祐,高橋克昇,久我守弘,尼崎太樹,飯田全広,末吉敏則,
    ``FPGAの高速シリアル通信を用いたASICエミュレータの設計事例に関する研究 ,''
    火の国情報シンポジウム2012論文集,B-5-2,Mar. 2010,査読無

  57. 冨野恭兵,井上万輝,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    ``シフタを用いたFPGA配線構造向け配線手法,''
    火の国情報シンポジウム2012論文集,B-5-3,Mar. 2010,査読無

  58. 岩井 佑介,趙 謙,井上 万輝,尼崎太樹,飯田 全広,久我 守弘,末吉 敏則,
    ``コネクションブロックの3次元接続を用いたFPGAチップ面積の削減」,''
    LSIとシステムのワークショップ2012予稿集,pp.231-233,May. 2012,査読無

  59. 江島 慎弥,佐藤 佳徳,井上 万輝,尼崎太樹,飯田 全広,久我 守弘,末吉 敏則,
    ``FPGA向けブリッジ故障検出パタン生成手法の提案,''
    LSIとシステムのワークショップ2012予稿集,pp.225-227,May. 2012,査読無

  60. 高野 光平,木村 剛士,一ノ宮 佳裕,尼崎太樹,久我 守弘,飯田 全広,末吉 敏則,
    ``動的部分再構成を用いたソフトエラー耐性評価手法,''
    LSIとシステムのワークショップ2012予稿集,pp.192-194,May. 2012,査読無

  61. 田中宏樹,一ノ宮佳裕,宇佐川貞幹,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``単一FPGA内における三重冗長モジュールの動的再配置によるハードエラー回避手法,''
    信学技報 RECONF2012-11,vol.112,no.70,pp.61-66,May 2012,査読無

  62. 西谷祐樹,井上万輝,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``FPGA配線部のハードエラー検出および再構成による回避手法,''
    信学技報 RECONF2012-13,vol.112,no.70,pp.71-76,May 2012,査読無

  63. 濱田哲郎,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``シンベル指数に基づくSOMベースFPGA配置手法,''
    信学技報 RECONF2012-20,vol.112,no.70,pp.113-118,May 2012,査読無

  64. 宇田貴重,久我守弘,尼崎太樹,飯田全広,末吉敏則,
    ``リコンフィギャラブルシステム向けスケジューリングシミュレータの開発",
    信学技報 CPSY2012-19,vol.112,no.173,pp.61-66,Aug. 2012,査読無

  65. 尼崎太樹,井上万輝,西谷祐樹,飯田全広,久我守弘,末吉敏則,
    ``A Novel Detection and Recovery Techniques for Hard Errors in FPGAs",
    第11回情報科学技術フォーラム(FIT2012)講演論文集 第一分冊,pp. 333-339,Sep. 2012,査読無

  66. 岩井佑介,趙 謙,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``三次元積層技術を用いたFPGA配線構造の一提案,''
    若手の会セミナー2012講演論文集,情報処理学会九州支部,pp.28-33,Sep. 2012,査読無

  67. 濱田哲郎,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``自己組織化マップによるFPGA配置問題の最適化,''
    若手の会セミナー2012講演論文集,情報処理学会九州支部,pp.21-27,Sep. 2012,査読無

  68. 高橋知也,井上万輝,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``少構成メモリ論理セルCOGREを用いた小面積論理クラスタ構造の一提案,''
    信学技報 RECONF2012-32,vol.112,no.203,pp.49-54,Sep. 2012,査読無

  69. Qian Zhao, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi
    ``A Design Framework for reconfigurable IPs with VLSI CADs,''
    信学技報 RECONF2012-32,vol.112,no.203,pp.101-106,Sep. 2012,査読無

  70. 高野光平,一ノ宮佳裕,尼崎太樹,久我守弘,飯田全広,末吉敏則
    ``FPGAシステムのソフトエラー耐性評価におけるブートストラップ法による高速化,''
    信学技報 RECONF2012-32,vol.112,no.203,pp.125-130,Sep. 2012,査読無

  71. 高田誠也,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``組込みシステムを対象としたリコンフィギャラブルJavaアクセラレータの一検討,''
    信学技報 RECONF2012-48,vol.112,no.325,pp.9-14,Nov. 2012,査読無

  72. 早馬悟司,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``スケールフリーネットワークに基づくFPGA配線構造の基礎的検討,''
    信学技報 RECONF2012-48,vol.112,no.325,pp.17-22,Nov. 2012,査読無

  73. 岩井佑介,趙 謙,尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``配線領域を分割した三次元FPGAの一提案,''
    信学技報 RECONF2012-63,vol.112,no.377,pp.13-18,Jan. 2013,査読無

  74. 西岡拓也,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    ``少構成メモリ論理セルCOGRE向け実装手法の基礎検討,''
    火の国情報シンポジウム2013論文集,B-1-1,Mar. 2012,査読無

  75. 宇田貴重,久我守弘,尼崎太樹,飯田全広,末吉敏則
    `` 高速シリアル通信を用いたFPGAベースASICエミュレータの設計と評価,''
    信学技報 RECONF2013-10,vol.113,no.52,pp.49-54,May 2013,査読無

  76. 尼崎太樹,井上万輝,趙 謙,飯田全広,久我守弘,末吉敏則
    `` 故障耐性をもつFPGA-IPコアの提案,''
    信学技報 RECONF2013-10,vol.113,no.52,pp.67-72,May 2013,査読無

  77. 濱田哲郎,尼崎太樹,飯田全広,久我守弘,末吉敏則
    `` 配線セグメント長を考慮したSOMベースFPGA配置手法,''
    信学技報 VLD2013-26,vol.113,no.119,pp.83-88,Jul. 2013,査読無

  78. 岡本隆志,久我守弘,尼崎太樹,飯田全広,末吉敏則
    ``FPGAベースASICエミュレータのための高速データ転送機構,''
    若手の会セミナー2013講演論文集,情報処理学会九州支部,pp.43-48,Sep. 2013,査読無

  79. 柳田恭成, 尼崎太樹,飯田全広,久我守弘,末吉敏則
    `` シャノン展開された部分関数の特徴に基づく少構成メモリLUT,''
    信学技報 RECONF2013-27,vol.113,no.221,pp.43-48,Sep. 2013,査読無

  80. 小川裕喜, 尼崎太樹,飯田全広,久我守弘,末吉敏則
    `` 仮想CGRAへのJavaソフトウェアのマッピングとFPGA実装,''
    信学技報 RECONF2013-47,vol.113,no.325,pp.45-50,Nov. 2013,査読無

  81. 江島慎弥, 尼崎太樹,飯田全広,久我守弘,末吉敏則
    ``配線チャネルにおける使用数のばらつきを最小化するFPGA配線手法の一検討,''
    火の国情報シンポジウム2014,4A-3,情報処理学会九州支部,March 2014,査読無

  82. 西村 俊二,尼崎太樹,末吉 敏則,
    ``圏論を用いた同期回路-ステートマシン対応の一般化,''
    LSIとシステムのワークショップ2014予稿集,ポスターセッションNo1,May. 2014,査読無

  83. 藤澤 賢太郎,尼崎太樹,飯田 全広,久我 守弘,末吉 敏則,
    ``ハードエラー耐性をもつプログラマブルロジックコア,''
    LSIとシステムのワークショップ2014予稿集,ポスターセッションNo22,May. 2014,査読無

  84. 西村 俊二,尼崎太樹,末吉 敏則,
    `` 圏論を用いた同期回路-ステートマシン対応の一般化,''
    情処学研報k,Vol.2014-SLDM-166,No.12,pp.1-6,May 2014,査読無

  85. 梶原拓也, 尼崎太樹,飯田全広,久我守弘,末吉敏則
    `` 高速シリアル通信を用いた3次元FPGAの検討,''
    信学技報 RECONF2014-7,vol.114,no.75,pp.31-36,June 2014,査読無

  86. 眞下達, 久我守弘,尼崎太樹,飯田全広,末吉敏則
    `` Zyndroid: Android アプリケーションのHW/SW協調実行プラットフォーム,''
    信学技報 RECONF2014-7,vol.114,no.75,pp49-54,June 2014,査読無

  87. 尼崎太樹,梶原拓也,藤澤賢太郎,趙 謙,飯田全広,久我守弘,末吉敏則
    `` 65nmCMOSプロセスを用いた耐故障FPGAの試作と評価,''
    信学技報 RECONF2014-18,vol.114,no.223,pp7-12,Sep. 2014,査読無

  88. 藤澤賢太郎,尼崎太樹,飯田全広,久我守弘,末吉敏則
    `` フォルトトレラントFPGA向け実行時故障検出機構の一検討,''
    信学技報 RECONF2014-19,vol.114,no.223,pp13-18,Sep. 2014,査読無

  89. 西村俊二,尼崎太樹,末吉敏則
    `` 様相論理によるマルチクロック同期回路の形式検証体系,''
    信学技報 RECONF2014-33,vol.114,no.223,pp93-98,Sep. 2014,査読無

  90. 久我 守弘,眞下 達,青木 敏裕,大村 悦彰,山口 倫,木山 真人,尼崎太樹
    `` ソフトウェアとハードウェアの連携を意識した組込みシステム設計・開発実験の一事例,''
    組込みシステムシンポジウム2014論文集,pp.157-158,Oct. 2014,査読無

  91. 岡本隆志,久我守弘,尼崎太樹,飯田全広,末吉敏則
    `` FPGAベースASICエミュレータにおける高速シリアル通信機構の設計と評価,''
    信学技報 RECONF2014-42,vol.114,no.331,pp45-50,Nov. 2014,査読無

  92. 西村俊二,尼崎太樹,末吉敏則
    `` 様相論理によるマルチクロック同期回路の形式検証体系,''
    信学技報 VLD2014-82,vol.114,no.328,pp81-86,Nov. 2014,査読無

  93. 山本大貴,久我守弘,尼崎太樹,飯田全広,末吉敏則
    `` 2階層Supervisor Processorにおける信頼性管理機能,''
    信学技報 CPSY2014-153,vol.114,no.427,pp199-204,Jan. 2015,査読無

  94. 趙 謙, 尼崎太樹,飯田全広,久我守弘,末吉敏則
    `` レイヤ間接続を削減した3次元FPGAアーキテクチャの検討,''
    信学技報 RECONF2014-53,vol.114,no.428,pp41-46,Jan. 2015,査読無

  95. 竹内悠登,趙 謙, 尼崎太樹,飯田全広,久我守弘,末吉敏則
    `` 高速シリアル通信機構をもつ3次元FPGAの面積最適化,''
    信学技報 RECONF2015-4,vol.115,no.109,pp17-22,Jun. 2015,査読無

  96. 荒木 亮,飯田全広, 尼崎太樹,久我守弘,末吉敏則
    `` 少構成メモリ論理セルSLM向けテクノロジマッピング手法の検討,''
    信学技報 RECONF2015-27,vol.115,no.109,pp147-152,Jun. 2015,査読無

  97. 久我 守弘,青木 敏裕,大村 悦彰,山口 倫,木山 真人,尼崎太樹
    ``組込みシステム開発を課題とする創造実験の取組み,''
    平成27年度 工学教育研究講演会講演論文集,1F09,pp.122-123,Sep. 2015,査読無

  98. 宮原 隆太郎,飯田全広, 尼崎太樹,久我守弘,末吉敏則,
    ``組込みシステムを対象としたリコンフィギャラブルアクセラレータの一検討,''
    若手の会セミナー2015講演論文集,情報処理学会九州支部,pp.17-22,Sep. 2015,査読無

  99. 中道拓也,園田勇介,松崎貴之,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    `` 機械学習された評価関数をもつTraxソルバ,''
    信学技報 RECONF2015-33,vol.115,no.228,pp.7-12,Jun. 2015,査読無

  100. Qian Zhao, Motoki Amagaskai, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    ``A Study of HW/SW Co-design Framework based on the Virtualization Technology,''
    信学技報 RECONF2015-52,vol.115,no.343,pp.21-26,Dec. 2015,査読無

  101. 石井友樹,池邊雅登,趙 謙,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    `` H-Treeトポロジを用いたFPGA配線構造の一検討,''
    信学技報 RECONF2015-60,vol.115,no.400,pp7-12,Jan. 2016,査読無

  102. 中村祐司,寺岡拓也, 尼崎太樹,飯田全広,久我守弘,末吉敏則,
    `` FPGA向けMBU訂正回路の提案,''
    信学技報 RECONF2016-3,vol.116,no.21,pp35-40,May. 2016,査読無

  103. 中道拓也 趙 謙,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    ``hCODE:FPGAアクセラレータのためのオープンソースプラットフォーム,''
    信学技報 RECONF2016-34,vol.116,no.210,pp.45-50,Sep. 2016,査読無

  104. 池邊雅登 趙 謙,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    ``3次元FPGA向け消費電力解析ツール,''
    信学技報 RECONF2016-46,vol.116,no.332,pp.35-40,Nov. 2016,査読無

  105. 村瀬 大,高木大智,尼崎太樹,久我守弘,飯田全広,末吉敏則,
    `` 高速シリアル光インターコネクトを用いたFPGA分割実装,''
    信学技報 RECONF2016-56,vol.116,no.417,pp.31-36,Jan. 2017,査読無

  106. 福田寛介,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    `` 並列デザインパターンを用いた関数型言語による高位合成,''
    火の国シンポジウム予稿集,C4-4,Jan. 2017,査読無

  107. 園田勇介,久我守弘,尼崎太樹,飯田全広,末吉敏則,
    `` 組込みデバイス向けリアルタイム時系列データ分類器の設計と実装,''
    火の国シンポジウム予稿集,A6-2,Jan. 2017,査読無

  108. 藤岡裕展,趙 謙,久我守弘,尼崎太樹,飯田全広,末吉敏則,
    `` 隠れマルコフモデルによる時系列データ分類器のアクセラレータ自動生成,''
    火の国シンポジウム予稿集,A6-3,Jan. 2017,査読無

  109. 宇都宮誉博,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    `` 重みの2のべき乗近似を用いたCNNのFPGA実装に関する一検討,''
    信学技報 RECONF2017-6,vol.117,no.46,pp.25-30,May 2017,査読無

  110. 三浦巴慎,尼崎太樹,飯田全広,久我守弘,末吉敏則,
    `` 任意精度演算可能なビットシリアル演算器の提案,''
    信学技報 RECONF2017-6,vol.117,no.46,pp.37-41,May 2017,査読無

D. 学会誌,招待講演およびチュートリアル講演(5件)

  1. 尼崎太樹
    ``VGLC(Variable Grain Logic Cell)アーキテクチャRLD",
    第5回情報科学技術フォーラム(FIT2006) 特別セッション リコンフィギャラブル最前線,pp. 37-47,Sep. 2006

  2. 末吉敏則,尼崎太樹
    ``FPGA/CPLDの変遷と最新動向[V・完] -FPGAと特許-",
    電子情報通信学会学会誌,Vol.93,No.10,pp. 873-879,Oct. 2010.

  3. 尼崎太樹
    ``ソフトエラー耐性をもつディペンダブルFPGAアーキテクチャ(招待講演)",
    ソフトエラー(などのLSIにおける放射線効果)に関する勉強会2012,Aug. 2012

  4. 尼崎太樹,末吉敏則,
    ``ディペンダビリティを備えたFPGAアーキテクチャおよび設計環境",
    CEATECH Japan プログラマブルデバイスプラザ オープンセミナー,Oct. 2013

  5. 尼崎太樹
    ``SoC向け耐故障FPGA(招待講演)",
    ソフトエラー(などのLSIにおける放射線効果)に関する勉強会2014,Sep. 2014

D. コンテスト(5件)

  1. 尼崎太樹,飯田全広,末吉敏則
    ``粒度可変構造を持つリコンフィギャラブル・ロジックIP",
    第9回LSI IPデザインアワード,Apl. 2007
    【研究助成賞】

  2. Qian Zhao, Kazuki Inoue, Takashige Uda, Tetsuro Hamada, Hiroki Tanaka, Yuki Nishitani, Motoki Amagasaki,Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    Team Arch,
    International Workshop on Highly-Efficient Acceleration Reconfigurable Technologies(HEART2014) FPGA Design Contest 2012,May 2012
    【Forth place team】

  3. Kansuke Fukuda, Susumu Mashimo, Masahiro Iida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi,
    Team Kuma2Duo,
    International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2014) FPGA Design Contest 2014, June 2014
    【Second place team】

  4. Susumu Mashimo, Kansuke Fukuda, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi,
    Team Kuma2Duo,
    International Conference on Field Programmable Technology(ICFPT2014) FPGA Design Contest 2014, Dec. 2014
    【Second place team】

  5. 園田勇介,中道拓也,松崎貴之,尼崎太樹飯田全広,久我守弘,末吉敏則,
    Team KumamoTrax,
    第6回相磯秀夫杯 デザインコンテスト The 1st RECONF/CPSY/ARC/GI/ Traxデザインコンペティション, Sep. 2015
    【エンベデッド部門 第3位】
    【運営委員長特別賞】

(2)学位論文

  1. 尼崎 太樹
    ``粒度可変構造を持つ再構成論理セルアーキテクチャに関する研究",
    熊本大学(2007年9月) 博士(工学)

(3)著作(1件)

  1. FPGAの原理と構成, 天野英晴 編著, 尼崎太樹(分担執筆, 第3章)ISBN 978-4-274-21864-4, オーム社, 306頁, (2016)

(4)特許(7件)

  1. 特許第4438000号,
    ``リコンフィギャラブルロジックブロック、リコンフィギャラブルロジックブロックを備えるプログラマブル論理回路装置、および、リコンフィギャラブルロジックブロックの構成方法'',
    末吉敏則,飯田全広,尼崎太樹,武田和彦,瓶子岳人,鈴木伸治

  2. United States Patent US 8,587,336 B2(Nov.19,2013),
    RECONFIGURABLE LOGIC BLOCK, PROGRAMMABLE LOGIC DEVICE PROVIDED WITH THE RECONFIGURABLE LOGIC BLOCK, AND METHOD OF FABRICATING THE RECONFIGURABLE LOGIC BLOCK,
    Toshinori SUEYOSHI, Masahiro IIDA, Motoki AMAGASAKI, Kazuhiko TAKEDA, Taketo HEISHI, Nobuharu SUZUKI

  3. 特許第4914423号,
    ``相互接続構造および論理回路装置'',
    末吉敏則,飯田全広,尼崎太樹,井上万輝,平松達夫

  4. 特許第5523988号,
    ``プログラマブル論理回路装置およびその回路決定方法'',
    末吉敏則,飯田全広,尼崎太樹,岡本 康裕

  5. 特許第5558269号,
    ``プログラマブル論理回路のエラー訂正回路'',
    末吉敏則,飯田全広,尼崎太樹,一ノ宮佳裕

  6. 特許第5701054号,
    ``リコンフィギュラブルロジックブロック、並びに、これを用いたプログラマブル論理回路装置、及び、テクノロジマッピング方法'',
    末吉敏則,飯田全広,尼崎太樹,加藤 宏太,市田 善信

  7. 特開2015-53533(特許査定済),
    ``プログラマブル論理回路及びその構成方法'',
    末吉敏則,飯田全広,久我守弘,尼崎太樹,柳田恭成

(5)研究助成等の取得状況(代表 6件、分担 2件)

  1. 第9回LSI IPデザインアワード 研究助成金 【研究代表者】
    ``粒度可変構造を持つリコンフィギャラブル・ロジックIP'',
    2007年度

  2. 科学研究費補助金,若手研究(B)【研究代表者】
    ``自己組織化マップを用いたリコンフィギャラブルロジック向け回路設計手法に関する研究'',
    2009-2011年度

  3. 科学研究費補助金,基盤研究(B)【分担】
    ``FPGAによる自己修復ディペンダブルシステムの研究開発'',
    2010-2012年度

  4. 科学研究費補助金,基盤研究(B)【分担】
    ``ディペンダビリティを備えた高性能FPGAアーキテクチャに関する研究'',
    2011-2013年度

  5. 熊本大学,若手研究者支援制度インセンティブ【研究代表者】
    2012年度

  6. 熊本大学,若手研究者支援制度インセンティブ【研究代表者】
    2013年度

  7. 科学研究費補助金,若手研究(B)【研究代表者】
    ``3次元FPGAアーキテクチャおよびその設計方式に関する研究'',
    2014-2016年度

  8. 熊本大学,科学研究費補助金インセンティブ【研究代表者】
    2014年度

  9. 科学研究費補助金,基盤研究(C)【研究代表者】
    ``深層学習向けニューラルネットワークチップの研究開発'',
    2017-2019年度

(6)学会賞などの受賞(30件)

A. 受賞(12件)

  1. 第13回FPGA/PLD Design Conference ユーザプレゼンテーション 優秀論文賞, FPGA/PLD Design Conference実行委員会,Jan. 2006

  2. STARCシンポジウム学生プレゼンテーション優秀賞,
    半導体理工学研究センター,Sep. 2006

  3. 第14回FPGA/PLD Design Conference ユーザプレゼンテーション 優秀論文賞, FPGA/PLD Design Conference 実行委員会,Jan. 2007

  4. 電子情報通信学会総合大会 学生ポスターセッション優秀ポスター賞, 電子情報通信学会,Mar. 2007

  5. 第9回LSI IPデザインアワード 研究助成賞, LSI IPデザインアワード運営委員会,Apr. 2007

  6. 熊本大学大学院自然科学研究科長賞, 熊本大学,Mar. 2008

  7. International Workshop on Highly-Efficient Acceleration Reconfigurable Technologies FPGA Design Contest 2012 4th place team, HEART design contest committee,May 2012

  8. International Workshop on Highly-Efficient Acceleration Reconfigurable Technologies FPGA Design Contest 2014 2nd place team 2nd place team, HEART design contest committee,Jun. 2014

  9. International Conference on Field-Programmable Technology FPGA Design Contest 2014 2nd place team, ICFPT design contest committee,Dec. 2014

  10. 第71回電子情報通信学会 論文賞, 電子情報通信学会,Jun. 2015

  11. 優秀リコンフィギャラブルシステム論文賞, 電子情報通信学会 リコンフィギャラブルシステム研究専門委員会,Jun. 2015

  12. The 1st RECONF/CPSY/ARC/GI Trax デザインコンペティション エンベデッド部門 第3位, The 1st RECONF/CPSY/ARC/GI Trax デザインコンペティション実行委員会,Sep. 2015

B. 指導学生の受賞(17件)

  1. DAシンポジウム優秀発表学生賞(共著者),情報処理学会SLDM研究会,Aug. 2006

  2. 第60回電気関係学会九州支部連合大会奨励賞(共著者),半導体理工学研究センター,Sep. 2007

  3. JCEEE Kyushu 2007 International Sessions奨励賞(共著者),情報処理学会九州支部,Sep. 2007

  4. デザインガイアポスター賞(共著者),電子情報通信学会(VLSI設計技術研究会,ディペンダブルコンピューティング研究会,コンピュータシステム研究会,リコンフィギャラブルシステム研究会),情報処理学会(システムLSI設計技術研究会,計算機アーキテクチャ研究会),Nov. 2007

  5. STARCフォーラム/シンポジウム2008 学生ポスターセッション優秀賞(共著者),半導体理工学研究センター,Apr. 2007

  6. 情報処理学会九州支部若手の会セミナー2008 若手の会セミナー賞(共著者),情報処理学会九州支部,Sep. 2008

  7. JCEEE Kyushu 2007 International Sessions奨励賞(共著者),情報処理学会九州支部,Sep. 2008

  8. 情報処理学会九州支部若手の会セミナー2009 若手の会セミナー賞(共著者),情報処理学会九州支部,Sep. 2009

  9. 情報処理学会火の国シンポジウム2010 奨励賞賞(共著者),情報処理学会九州支部,May 2010

  10. IEEE福岡支部 学生研究奨励賞(共著者),IEEE福岡支部,Jan. 2011

  11. 情報処理学会SLDM研究会 優秀学生発表賞(共著者),情報処理学会SLDM研究会,Aug. 2011

  12. 情報処理学会九州支部若手の会セミナー2011 若手の会セミナー賞(共著者),情報処理学会九州支部,Sep. 2011

  13. デザインガイアポスタ賞(共著者),電子情報通信学会および情報処理学会,Nov. 2011

  14. IEEE福岡支部 学生研究奨励賞(共著者),IEEE福岡支部,Jan. 2012

  15. 情報処理学会SLDM研究会 優秀学生発表賞(共著者),情報処理学会SLDM研究会,Aug. 2012

  16. 情報処理学会火の国シンポジウム2013 奨励賞賞(共著者),情報処理学会九州支部,May 2013

  17. IEEE福岡支部 学生研究奨励賞(共著者),IEEE福岡支部,Feb. 2014

(7)学外活動(9件)

  1. 電子情報通信学会 リコンフィギャラブルシステム(RECONF)研究会専門委員,2012年度‐継続中

  2. 情報処理学会 システムLSI設計技術(SLDM)研究会 専門委員,2011年度‐2014年度

  3. 電子情報通信学会 VLSI設計技術(VLD)研究会 専門委員,2009年度‐2014年度

  4. 電子情報通信学会 Fundamentals Review誌 編集委員,2013年度‐2014年度

  5. 情報処理学会 学会誌 デジタルプラクティスモニタ,2015年度

  6. International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) Technical Program Committee,2010年度‐2012年度

  7. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Special Section on “ VLSI Design and CAD Algorithms ” Guest Associate Editor,2010年度‐継続中

  8. International TENCON Track Co-Chair: Computing Architecture and Systems,2010年度

  9. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Special Section on “ Design Methodologies for System on a Chip ”Guest Associate Editor,2015年度‐継続中

(8)主な研究活動(科研費関連を除く)

  1. 半導体理工学研究センター(STARC)共同研究
    ``リコンフィギャラブルシステム技術とその応用''
    2005年度‐2006年度

  2. 半導体理工学研究センター(STARC)共同研究
    ``粒度可変構造論理セルに基づく高性能リコンフィギャラブルロジックの開発''

  3. 民間企業との共同研究
    ``SRAMベースFPGAの高信頼化に関する研究''
    2008年度‐2009年度

  4. 民間企業との共同研究
    ``不揮発メモリを用いたリコンフィギャラブルロジックの開発''
    2009年度‐2010年度

  5. JST CREST受託研究
    ``自己修復機能を有する3次元VLSIシステムの創製''
    2009年度‐2013年度

  6. 半導体理工学研究センター(STARC)共同研究
    ``ディペンダビリティを備えた高性能FPGAアーキテクチャとその利用技術に関する研究''
    2011年度‐2013年度