機能シミュレーション

Verilog-HDLによる４ビットバイナリカウンタの記述が終了したら、機能シミュ レーションを行います。以下のコマンドによりシミュレーションを開始します。 
% verilog counter_test.v counter_top.v counter.v
エラーなどがなければ、simvision コマンドで波形を表示し正しく動作している かどうか確認して下さい。結果の波形は以下のようになるはずです。

cwave_result.gif

Verilog-HDLによる４ビットバイナリカウンタは完成しましたか？
次は、 論理合成 を行います。

| CAD Home |

Our mail address is kite@arch.cs.kumamoto-u.ac.jp .
Last modified on