マルチプレクサ版KITE-1マイクロプロセッサコアの設計

• 一般的にトライステートバッファの動作は低速。
• 集積回路において既存IPをブロックとして接続する設計法では、トライス テートバスをそのまま実現する方法もあります。しかし、一般にゲートア レイにおいては内部バスとしてトライステートバスを用いることは普通し ない。

• レジスタ：ACC, IXR, SP, PCの各レジスタについてはトライステートバッファの記述があ りますが、これに関する部分を削除し、レジスタの値を常時出力するよう にしておきます。IRについてもトライステートバッファの記述は削除しま すが、R12, R8P1, R8P2, R8M2の各出力を常時出力します。また、デコー ダへの出力としてIRレジスタの値そのものも常時出力しておきます。
  
  また、オリジナルのARレジスタはリセット入力によりプリセットされるよ うに設計されています。これは、リセット後のベクトルスタートとしてア ドレス0xFFFの番地をスタートベクトルとして読み込むためです。しかし、 KITE-2のベクタテーブルの配置と合わせるために、スタートベクトルを 0x000に変更します。具体的には、リセット信号によりレジスタをリセッ ト(0に初期化)するようにします。
  
  
• kite.v 階層の記述変更:レジスタからトライステートバッファの記述を排 除したため、レジスタからの読出し制御信号およびトライステート出力デー タ信号のポートがなくなります。上位階層である kite.v において、イン スタンス呼出しの際のポートリストが一致するように変更します。
  
  
• kite.v 階層におけるマルチプレクサの記述:構成例に示すようにマルチプ レクサを3つ作成する必要があります。
  • ALU左入力のマルチプレクサ:命令レジスタからのR12およびR8P1、 ACC、IXR、SP、PC、プロセッサ外部からの入力(DATAI)のいずれか を選択できるようにします。これらの選択は、デコーダシーケンサ ユニットから出力されている制御信号IR_R12, IR_R8P1, ACC_R, IXR_R, SP_R, PC_R, DBI1を用います。
  • ALU右入力のマルチプレクサ:命令レジスタからのR8P2およびR8M2、 プロセッサ外部からの入力(DATAI)のいずれかを選択できるように します。これらの選択は、デコーダシーケンサユニットから出力さ れている制御信号IR_R8P2, IR_R8M2, DBI2を用います。
  • データ出力用のマルチプレクサ:ACCまたはPCの値を選択します。こ れらの選択は、デコーダシーケンサユニットから出力されている制 御信号ACC_R, PC_Rを用います。
  
  
  
• kite.v 階層における入出力の変更:トライステートバージョンのKITEでは データバスが以下のように定義されていました。

  module kite( DATA1,			// 1st DATA Bus
               DATA2,			// 2st DATA Bus
  ...
    inout  [15:0] DATA1,			// 1st DATA Bus
                  DATA2;			// 2nd DATA Bus
  

  kite.vはプロセッサをソフトコアとして扱う際のモジュールに相当する階 層になりますが、第一データバスと第二データバスが分離しており、しか も双方向バスに設定されていました。
  ソフトコアIPとして利用しやすいようにするため、以下の様にデータバスを入力 用バス(DATAI)と出力用バス(DATAO)に分離します。変数名の変更に伴い、 影響する部分を変更します。

  module kite( DATAI,			// DATA Bus for Input
               DATAO,			// DATA Bus for Output
  ...
    input  [15:0] DATAI;			// in  DATA Bus
    output [15:0] DATAO;			// out DATA Bus
  

  
  
  
• デコーダシーケンサにおけるAR_W2制御信号の変更:構成例では、ARレジス タの上側からの書込み(AR_W2)としてSPレジスタのみしか書込みできない ようになっています。トライステートバージョンのKITEではAR_W2からの 書込みとして、
  • 命令フェッチF1ステートでの、PC→AR転送
  • 直接アドレッシング命令E1ステートでの、IR_R12→AR転送
  • IN/OUT命令E1ステートでの、IR_R8P1→AR転送
  • POP/RET命令E1ステートでの、SP→AR転送
  を行っています。この中でSP→AR転送以外は、ALUを経由させてAR_W1から書き込 むことでも実現できます。そのため、本構成例ではAR_W2による書込みと してSP レジスタのみ対応させました。
  
  
• kite_top.v 階層における変更点: kite.v階層の変数宣言を変更したため、 これに対応する様に変更を加えます。
  マルチプレクサバージョンの双方向バッファ制御に関する以下の記述を、

    //
    // Bidirectional Buffer and controls
    //
    assign DATA1 = ( DBI1 ) ? DATA  : 16'hZZZZ;
    assign DATA2 = ( DBI2 ) ? DATA  : 16'hZZZZ;
    assign DATA  = ( RW   ) ? DATA1 : 16'hZZZZ;
  

  以下の様に変更します。当然ながら、DATAI, DATAO に伴う部分も変更します。

    //
    // Bidirectional Buffer and controls
    //
    assign DATAI = DATA;
    assign DATA  = ( RW ) ? DATAO : 16'hZZZZ;