ALUテストフレームの作成

ALUをシミュレーションするために、テスト用の Verilog ファイルをひとつ作成 する必要があります。"alu_test.v" というファイル名で以下のテキストを保存 します。すなわち、alu.v のひとつ上の階層 (この階層は ディレクトリの階層のことではありません)を作成し、そのファイル中に ALUの入力として必要なテストベクタを記述します。

なお、このテスト階層から皆さんが設計したALUを呼出す際に、引数の順序が 一致している必要があります。必ず確認して下さい。 
`include "alu_op.v"

module alu_test;
  reg  [15:0] A;
  reg  [15:0] B;
  reg  [ 3:0] CB;
  wire [15:0] OUT;
  wire [ 3:0] F;

  wire S, Z, V, C;

  initial
  begin
     $shm_open("waves.shm");
     $shm_probe("as");
  end

  // テストベクタの読込み
  `include "alu_test.vct"

  alu U1 ( A, B, CB, OUT, F );

  assign S = F[3];
  assign Z = F[2];
  assign V = F[1];
  assign C = F[0];

endmodule

次は、 テストベクタの作成 です。

| CAD Home |

My mail address is kuga@cs.kumamoto-u.ac.jp .
Last modified on