「集積システム設計演習」レポートについて
演習内容
- Verilog-HDL記述によりトライステート版KITE-1マイクロプロセッサを設計し,機能シミュレーションによる動作検証をする。
(テスト用プログラム,testadd.asm,perfect.asm)
- Verilog-HDL記述によりマルチプレクサ版KITE-1マイクロプロセッサを設計し,機能シミュレーションによる動作検証をする。
- 組込みシステム向けIPとしてVGAコントローラを設計し,機能シミュレーションによる動作検証をする。
- KITEプロセッサコア,VGAモジュール,主記憶メモリを組合せ,動作検証の後にFPGAへの実装作業を行い,実験ボード上での動作確認を行う。
以下に注意してレポートを作成し提出すること。
動作確認:指定期日までにどこまで完成したかを確認。
レポート提出:指定期日までに作成できた部分に燗するレポートを作成し期日までにMoodle上にへ提出。
レポート内容に不備がある場合再提出となるので、第三者が読んで理解できるレ
ポートとなるよう十分に推敲した後提出すること。
レポート内容
- 表紙
規定の表紙を用いること。
- 目的 (2〜3行程度では駄目)
- KITEマイクロプロセッサの設計については、どのようなことを行ったのか(概要&考察)に
ついてまとめること。
- レポート内容
- 仕様
- 状態遷移図およびその説明
- Verilog-HDLソースおよびその説明
- シミュレーションに用いたテストベクタおよびその説明
- シミュレーション結果について(要、シミュレーション波形)
- 考察
プロセッサ設計演習を行ったことにより何が分かったかなどの考察に加えて、
テストベクタの考え方について必ず考察してください。
- テストに用いたテストベクタは十分なものか? 不充分であるならどう改良すべきか?
- どのようなテストをすれば設計した回路が真の意味で正しく動作するとい
えるか?
特に、今回のよりも大規模なプロセッサをテストする場合、
どのようなことを考慮してテストを行えば良いか
などについて詳細にまとめること。
- 進捗状況
- 感想
- 付録
KITEマイクロプロセッサの全Verilog HDLソースは、レポートの最後に付録として
まとめて添付すること。
(縮小印刷するなど、できるだけコンパクトにすること。"a2ps"コマンドが便利 )
レポート本文中の説明では、ソースファイルの一部を必要最小限引用して良い。
シミュレーション波形の添付方法(Image Magicを使う方法) ※他にも方法はあると思います。
- st端末上で、Image Magic を起動する。
display &
- File -> Open -> Grab -> Grab により波形を表示させているウィンドウ
を取り込む。
- File -> Save -> Format により保存するファイル型式を eps (エンカプ
セレーテッド・ポストスクリプト) にする。
- 名前を付けて保存する。
- eps で保存されたファイルは
LaTeX に挟みこむことが可能です。
"xwd" を使用して、"*.xwd" 形式で保存した後、Image Magic でフォーマッ
ト変換してもOK。
| Kuga Home |