KITE-I マイクロプロセッサのクロック制御回路

クロック制御回路は、下図のように６入力２出力の端子を持ち、各信号は以下 のように利用されます。

• CLK，入力，外部から入力される基本クロック．
• EXEC，入力，外部に接続されたボタンスイッチの入力．
• INSTM CLKM，入力，プロセッサの実行動作モードを指定するための入力．
• RST，入力，リセット入力．
• ICS，入力，シーケンサから出力される命令終了信号．
• CLK1 CLK2，出力，プロセッサ用クロック．シーケンサ用およびレジスタ用．

クロック制御回路は、下図のように大きく分けて２つのユニットから構成されます。

状態判定部は、命令動作モード時においてクロックを停止させたり、その制御 を解除したりするために必要な制御信号(DISE)を生成します。その回路および各フリップフロップの状態遷移は以下の通りです。

左のフリップフロップの状態遷移

EXEC	ICS	EXEC2
×	Ｌ	Ｌ
↑	Ｈ	Ｈ

右のフリップフロップの状態遷移

CLK	EXEC2	ICS	DISE
↓	Ｌ	Ｈ	Ｈ
↓	Ｈ	Ｈ	Ｌ
↓	×	Ｌ	Ｌ

クロック生成部は、各入力および状態判定部の出力であるDISEを基にして、プ ロセッサに必要なクロックを生成します。その、状態遷移を以下に示します。

CLK	RST	INSTM	CLKM	EXEC	DISE	CLK1	CLK2	動作モード
Ｌ	Ｈ	×	×	×	×	Ｌ	Ｈ	リセット時
Ｈ	Ｈ	×	×	×	×	Ｈ	Ｌ	リセット時
Ｌ	Ｌ	Ｌ	Ｌ	×	×	Ｌ	Ｈ	通常動作モード
Ｈ	Ｌ	Ｌ	Ｌ	×	×	Ｈ	Ｌ	通常動作モード
Ｌ	Ｌ	Ｈ	Ｌ	×	×	Ｌ	Ｈ	命令動作モード
Ｈ	Ｌ	Ｈ	Ｌ	×	Ｌ	Ｈ	Ｌ	命令動作モード
Ｈ	Ｌ	Ｈ	Ｌ	×	Ｈ	Ｌ	Ｈ	命令動作モード
×	Ｌ	×	Ｈ	Ｌ	×	Ｌ	Ｈ	クロック動作モード
×	Ｌ	×	Ｈ	Ｈ	×	Ｈ	Ｌ	クロック動作モード

クロック生成回路は、プロセッサの設計とは本質的 に無関係なユニットです。しかも、その構成上非同期回路設計を行わざるを得 ません。KITE マイクロプロセッサボードを使用する場合，この回路が必要と なります。なお、KITE マイクロプロセッサボードPLUS＋においては、同等の クロック生成回路はFPGA外部に外付けされており、FPGA内部に作り込む必要は ありません。

Our mail address is kite@arch.cs.kumamoto-u.ac.jp .
Last modified on