しかし、今回の演習では、"非同期リセット、同期書 込み制御、出力制御付きレジスタ"を使用します。 非同期リセットを 使用するのは、実装デバイスであるFPGA(XC4000シリーズ)において、非同期リ セットを使用する方が回路が小さくなること、および、リセット系は非同期で あっても致命的な動作不良を起こす確率が低いという理由からです。
"非同期リセット、同期書込み制御"付きレジスタは既にライブラリ化されてお り、"fd4ce, fd8ce, fd16ce" があります。
出力制御を行うためのトライステートバッファは以下のものがあります。
これで各レジスタは設計できるでしょう。 なお、ア キュムレータ、インデクスレジスタ、スタックポインタに付いては、レジスタ 内容を外部で観測できるようにレジスタの内容を出力しておきます。 参考までに、１バス構成におけるアキュムレータの回路を以下に示します。当 然ながら、データバスのピンは属性として入出力となります。また３バス構成 の場合にはレジスタの入力と出力の各ピンは分離されるはずです。
Our mail address is
kite@arch.cs.kumamoto-u.ac.jp .
Last modified on