デコーダ・シーケンサの入出力定義

３バス構成のKITE-1マイクロプロセッサでは、デコーダ・シーケンサの入出力 定義例は以下のようになります。 
module dec_seq ( FR,                    // Flag Register
                 IR,                    // Instruction Register
                 CLK,                   // Clock
                 RST,                   // Reset
                 ACK,                   // Memory Acknowledge
                 ICS,                   // Instruction Complete Signal
                 HALT,                  // HALT state
                 DBI1,    DBI2,         // Input control for Bidir. Buffer
                 MREQ,                  // Memory Request
                 IORQ,                  // I/O Request
                 RW,                    // Read/Write 
                 ACC_R,   ACC_W,        // ACC Control
                 IXR_R,   IXR_W,        // IXR Control
                 SP_R,    SP_W,         // SP  Control
                 PC_R,    PC_W,   PC_I, // PC  Control
                 AR_W1,   AR_W2,        // AR  Control
                 IR_R12,  IR_R8P1,      // IR  Control
                 IR_R8P2, IR_R8M2, IR_W,
                 FR_W,                  // FR  Control
                 ALU );                 // ALU Control

	input [ 3:0] FR;
	input .........
	input .........

        //
        // Control Signals
        //
	output       ICS,    HALT,   DBI1, DBI2;
	output .........
	output .........
	output [3:0] ALU;

   ......
   ......
endmodule
このように、入力として必要な命令レジスタやフラグレジスタ、出力としては ALUやレジスタの制御信号が取り出されることがわかります。もちろん、外部メモリや I/O に対する制御信号も必要とします。

次は、 ステートおよび命令コードの定義 についてみていきます。

| Back | CAD Home |

My mail address is kuga@cs.kumamoto-u.ac.jp .
Last modified on