シミュレーションおよび波形の表示

シミュレーションを行って波形を表示してみましょう。verilog コマンドを実 行後、エラーがなければ simvision コマンドを実行します。 
% verilog reg_test.v register.v
% simvision
ALU の時と同様な操作により、以下のような動作結果を得ることができます。

simvision_reg.png (17.9KB)

以上のようにしてレジスタのシミュレーションを行います。特にプログラムカ ウンタ、命令レジスタは動作が複雑ですからシミュレーションで動作を確認し ておくことをお勧めします。

次は、 デコーダ・シーケンサの設計 です。

| Back | CAD Home |

My mail address is kuga@cs.kumamoto-u.ac.jp .
Last modified on Mon, 2000/10/02