KITE-1 マイクロプロセッサのコア(第２階層)
これまでに作成した、ALU、レジスタ、デコーダ・シーケンサを相互に接続す
る階層です。
以下のソースを参考に適宜修正を施して下さい。
注意点
- 皆さんが設計した下位モジュールを参照する際のモジュール名は正しいですか？
- 皆さんが設計した下位モジュールを参照する際の引数の順序は正しいですか？
ソースには必ず目を通しておいて下さい
第２階層のVerilog記述 "kite.v"
次は、 KITE-1 マイクロプロセッサの最上位階層(top_level) です。
| Back |
CAD Home |
My mail address is
kuga@cs.kumamoto-u.ac.jp .
Last modified on