fd16ce は クロックイネーブルおよび非同期リセット付き16ビットレジスタで、 ライブラリとして用意されています。
startup というシンボルは XC4000 シリーズ固有の部品で FPGA 内部のフリッ プフロップの非同期リセットをすべて制御しているユニットです。これを使用 する場合、フリップフロップ個別のCLR(クリア:非同期リセット端子)を接続 する必要がなくなります。
この回路は今までに説明した方法で回路を記述することができます。回路入力 終了後シンボルまで作成してください。
まず、作成したALUを シミュレーションし てみましょう。
最後に、作成したALUを実際にFPGA上で動作させてみましょう。 そのために必 要な テスト用フレームを作成します。
My mail address is
kuga@cms.kyutech.ac.jp .
Last modified on .