PPT Slide
考察(2)
アプリケーションによる回路規模の変化が無視できない
再検討が必要
実アプリケーションによる
評価が必要
thread scheduler
mutex object
ソフトウェア作成上の
制約に成り得る
実行クロック数で約30%〜60%の削減
FPGAとプロセッサのクロック比は
1:10程度まで
考察(2)
前のスライド
次のスライド
最初のスライドに戻る
グラフィックスの表示