設計・実装の流れ
設計検証 (DRC)
Verilog HDL
SYNOPSYS
Design Compiler
NEL Tool
XILINX
XACT Step
CADENCE
Cell Ensemble
CADENCE
DRACULA
CADENCE Verilog-XL
CADENCE Verilog-XL
CADENCE Verilog-XL
FPGA
ゲートアレイ
スタンダードセル
設計・実装過程
ポストレイアウトシミュレーション
配置・配線
プリレイアウトシミュレーション
論理合成
機能シミュレーション
HDL記述
前のスライド
次のスライド
最初のスライドに戻る
グラフィックスの表示