Publication

Motoki Amagasaki, Naoto Hamabe, Hideaki Nakayama, Masahiro Iida and Toshinori Sueyoshi,``ARCHITECTURE OF GENERAL PURPOSE RECONFIGURABLE LOGIC CELL", Proc. of The 21th Commemorative International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2006), Vol.2, pp.1-4, Jul. 2006, Chiang Mai, Thailand

Motoki Amagasaki, Takuro Shimokawa, Kazunori Matsuyama, Ryoichi Yamaguchi, Hideaki Nakayama, Naoto Hamabe, Masahiro Iida and Toshinori Sueyoshi，``Evaluation of Variable Grain Logic Cell Architecture for Reconfigurable Device", Proc. of The 14th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2006), pp.198-203, Oct. 2006, Nice, France

Kazunori Matsuyama, Motoki Amagasaki, Hideaki Nakayama, Ryoichi Yamaguchi, Masahiro Iida and Toshinori Sueyoshi，``Evaluating Variable-Grain Logic Cells using Heterogeneous Technology Mapping", Proc. of International Workshop on Applied Reconfigurable Computing (ARC2007), pp.142-154, Mar. 2007, Mangaratiba - Rio de Janeiro, Brazil

Motoki Amagasaki, Ryoichi Yamaguchi, Kazunori Matsuyama, Masahiro Iida and Toshinori Sueyoshi，``A Variable Grain Logic Cell Architecture for Reconfigurable Logic Cores", Proc. of 17th International Conference on Field Programmable Logic and Applications (FPL2007), pp.550-553, Aug. 2007, Amsterdam, Netherlands

Ryoichi Yamaguchi, Motoki Amagasaki, Kazunori Matsuyama, Masahiro Iida and Toshinori Sueyoshi，``A Novel Variable Grain Logic Cell Architecture with Multifunctionality", Proc. of IEEE Region 10 International Technical Conference (TENCON2007), WeSC-O2.5, Dec. 2007, Taipei, Taiwan

Yoshiaki Satou, Motoki Amagasaki, Hiroshi Miura, Kazunori Matsuyama, Ryoichi Yamaguchi, Masahiro Iida and Toshinori Sueyoshi，``An Embedded Reconfigurable Logic Core based on Variable Grain Logic Cell Architecture", Proc. of International Conference on Field-Programmable Technology 2007 (ICFPT'07), pp.241-244, Dec. 2007, Kitakyushu, Japan

Kazuki Inoue, Kazunori Matsuyama, Yoshiaki Satou, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi，``A Novel Cluster-based Logic Block with Variable Grain Logic Cells", Proc. of The 16th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2008), pp.315-320, Oct. 2008, Rhodes Island, Greece

Yoshihiro Ichinomiya, Shiro Tanoue, Tomoyuki Ishida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi，``MEMORY SHARING APPROACH FOR TMR SOFTCORE PROCESSOR", Proc. of International Workshop on Applied Reconfigurable Computing (ARC2009), pp.268-274, Mar. 2009, Karlsruhe, Germany

Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi，``A NOVEL LOCAL INTERCONNECT ARCHITECTURE FOR VARIABLE GRAIN LOGIC CELL ", Proc. of International Workshop on Applied Reconfigurable Computing (ARC2009), pp.97-109, Mar. 2009, Karlsruhe, Germany

Shiro Tanoue, Tomoyuki Ishida, Yoshihiro Ichinomiya, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi，``A NOVEL STATES RECOVERY TECHNIQUE FOR THE TMR SOFTCORE PROCESSOR", Proc. of 19th International Conference on Field Programmable Logic and Applications (FPL2009), pp.543-546, Aug. 2009, Prague, Czech Republic

Yoshihiro Ichinomiya, Shiro Tanoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi，``Improving the Robustness of a Softcore Processor against SEUs by using TMR and Partial Reconfiguration", Proc. of the 18th Annual International IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM2010), pp.47-54, May 2010, Charlotte, North Carolina

Junya Eto, Syoichi Nishida, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi ``Power-aware FPGA Routing Structure and Design Tools", Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART), pp113-118, June 2010, Tsukuba, Japan

Yoshihiro Ichinomiya, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi ``Improving the Reliability of FPGA system by using TMR and Partial Reconfiguration", Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART), pp107-112, June 2010, Tsukuba, Japan

Masahiro Koga, Masahiro Iida, Motoki Amagasaki, Yoshinobu Ichida, Mitsuro Saji, Jun Iida and Toshinori Sueyoshi，``First Prototype of a Genuine Power-Gatable Reconfigurable Logic Chip with FeRAM cells", Proc. of 20th International Conference on Field Programmable Logic and Applications (FPL2010), pp.304-309, Aug. 2010, Milano, Italy

Yasuhiro Okamoto, Yoshihiro Ichinomiya, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi，``COGRE: A Configuration Memory Reduced Reconfigurable Logic Cell Architecture for Area Minimization ", Proc. of 20th International Conference on Field Programmable Logic and Applications (FPL2010), pp.298-303, Aug. 2010, Milano, Italy

Shoichi Nishida, Junya Eto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi，``Power-aware FPGA Routing Fabrics and Design Tools", Proc. of The 18th IFIP International Conference on Very Large Scale Integration (VLSI-SoC2010), pp.67-72, Sep. 2010, Madrid, Spain

Yoshihiro Ichinomiya, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi，``Soft-error Tolerability Analysis for Triplicated Circuit on an FPGA", Proc. of The 16th Workshop on Synthesis And System Integration of Mixed Information technologies(SASIMI2010), pp.448-453, Dec. 2010, Taipei, Taiwan

Qian Zhao, Yoshihiro Ichinomiya, Yasuhiro Okamoto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi，``A Less Configuration Memory Reconfigurable Logic Device with Error Detect and Correct Circuit", Proc. of IEEE Region 10 International Technical Conference (TENCON2010), T6-2.2, Nov. 2010, Fukuoka, Japan

Kazuki Inoue, Yasuhiro Okamoto, Qian Zhao, Hiroki Yosho, Komei Yoshizawa, Masahiro Koga, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi，``A Prototype Chip of Reconfigurable Logic Device using Variable Grain Logic Cell Architecture", Proc. of IEEE Region 10 International Technical Conference (TENCON2010), T6-2.3, Nov. 2010, Fukuoka, Japan

Masahiro Koga, Masahiro Iida, Motoki Amagasaki, Yoshinobu Ichida, Mitsuro Saji, Jun Iida and Toshinori Sueyoshi，``A Power-Gatable Reconfigurable Logic Chip with FeRAM Cells", Proc. of IEEE Region 10 International Technical Conference (TENCON2010), T6-2.4, Nov. 2010, Fukuoka, Japan

Tsuyoshi Kimura, Noritaka Kai, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi，``A Case Study of Evaluation Technique for Soft error Tolerance on SRAM-based FPGAs", Proc. of IEEE Region 10 International Technical Conference (TENCON2010), T6-2.5, Nov. 2010, Fukuoka, Japan

Qian Zhao, Yoshihiro Ichinomiya, Yasuhiro Okamoto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi，``A Robust Reconfigurable Logic Device Based on Less Configuration Memory Logic Cell", Proc. of International Conference on Field-Programmable Technology(ICFPT10), pp.162-169, Dec. 2010, Beijing, China

Motoki Amagasaki, K.Kato, K.Taura, M.Koga, M.Iida and T.Sueyoshi, ``An Area Efficient Adaptive LUT Architecture", Proc. of IEEE Symposium on COOL Chips XIV, Poster 10, Apr. 2011, Yokohama, Japan

Hiroomi Sawada, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Parallelization of the channel width search for FPGA routing", Proc. of Second International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2011), pp.111-116, Jun. 2011, London, UK

Masahiro Iida, Ken Taura, Masahiro Koga, Kazuki Inoue, Motoki Amagasaki and Toshinori Sueyoshi，``A2LUT: An Abridged Adaptive LUT Architecture and Prototype Chip", Proc. of The 26th Commemorative International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2011), pp.892-894, Jun. 2011, Gyeongju, Korea

Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi，``AN EASILY TESTABLE ROUTING ARCHITECTURE AND EFFICIENT TEST TECHNIQUE", Proc. of 21th International Conference on Field Programmable Logic and Applications (FPL2011), pp.291-294, Aug. 2011, Chania, Crete, Greece

Masahiro Iida, Kazuki Inoue, Motoki Amagasaki and Toshinori Sueyoshi，``An Easily Testable Routing Architecture of FPGA", Proc. of The 19th IFIP International Conference on Very Large Scale Integration (VLSI-SoC2011), pp.106-109, Oct. 2011, Kowloon, Hong Kong

Qian Zhao, Yusuke Iwai, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``A Novel Reconfigurable Logic Device Base on 3D Stack Technology", Proc. International 3D System Integration Conference(3DIC2011), P-2-14, pp.1-4, Feb. 2012, Osaka, Japan

Katsunori Takahashi, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida, Toshinori Sueyoshi, ``Circuit Partitioning Methods for FPGA-based ASIC Emulator using High-speed Serial Wires", Proc. The 17th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2012), pp.317-318, Mar. 2012, Beppu, Japan

Motoki Amagasaki, Yasuaki Tomonari, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``A Self-Organization Maps Approach to FPGA Placement", Proc. The 17th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI2012), pp.468-469, Mar. 2012, Beppu, Japan

Yoshihiro Ichinomiya, Sadaki Usagawa, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``Designing flexible reconfigurable regions to relocate partial bitstreams", Proc. the 20th Annual International IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM2012), pp.241, May 2012, Toronto, Canada

Kazuki Inoue, Yuki Nishitani, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi，``Fault Detection and Avoidance of FPGA in Various Granularities", Proc. of 22th International Conference on Field Programmable Logic and Applications (FPL2012), pp.539-542, Aug. 2012, Oslo, Norway

Yoshihiro Ichinomiya, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi，``A bitstream relocation technique to improve flexibility of partial reconfiguration", Proc. of 12th International Conference on Algorithms and Architectures for Parallel Processing(ICA3PP-12), pp.139-152, Sep. 2012, Fukuoka, Japan

Makoto Fujino, Hiroki Tanaka, Yoshihiro Ichinomiya, Morihiro Kuga, Masahiro Iida, Motoki Amagasaki and Toshinori Sueyoshi，``Fault Detection and Avoidance of FPGA in Various Granularities", Proc. of 12th International Conference on Algorithms and Architectures for Parallel Processing(ICA3PP-12), pp.392-404, Sep. 2012, Fukuoka, Japan

Yuki Nishitani, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``Evaluation of Fault Tolerant Technique Based on Homogeneous FPGA Architecture", Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), pp.225-230, Oct. 2012, Santa Cruz, USA

Yuki Nishitani, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``A Novel Physical Defects Recovery Technique for FPGA-IP cores", Proc. International Conference on Reconfigurable Computing and FPGAs (ReConFig2012), pp.1-7, Dec. 2012, Cancun, Mexico

Yoshihiro Ichinomiya, Kohei Takano, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida and Toshinori Sueyoshi, ``Accelerated evaluation of SEU failure-in-time using frame-based partial reconfiguration ", Proc. International Conference on Field Programmable Technology(ICFPT2012), pp.220-223, Dec. 2012, Seoul, Korea

Qian Zhao, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, `` A Novel FPGA Design Framework with VLSI Post-routing Performance Analysis", Proc. 21st ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA2013), pp.271, Feb. 2013, Monterey, California

Yuki Ogawa, Masahiro Iida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi, `` A reconfigurable Java accelerator with software compatibility for embedded systems", Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2013), pp.39-44, June 2013, Edinburgh, Scotland

Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, `` AN FPGA DESIGN AND IMPLEMENTATION FRAMEWORK COMBINED WITH COMMERCIAL VLSI CADS", Proc. 8th International Workshop on Reconfigurable Communication-centric Systems-on-Chip(ReCoSoC2013), July 2013, Darmstadt, Germany

Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, `` An Automatic Design and Implementation Framework for Reconfigurable Logic IP Core", Proc. International Conference on ENGINEERING OF RECONFIGURABLE SYSTEMS AND ALGORITHMS(ERSA2013), pp.36-42, July 2013, Las Vegas, Nevada

Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, `` An Automatic Design and Implementation Framework for Reconfigurable Logic IP Core", Proc. of 23th International Conference on Field Programmable Logic and Applications (FPL2013), Sep. 2013, Porto, Portugal

Motoki Amagasaki, Kazuki Inoue, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, `` DEFECT-ROBUST FPGA ARCHITECTURES FOR INTELLECTUAL PROPERTY CORES IN SYSTEM LSI", Proc. of 23th International Conference on Field Programmable Logic and Applications (FPL2013), Sep. 2013, Porto, Portugal

Tetsuro Hamada, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, `` Three-Dimensional Stacking FPGA Architecture Using Face-to-Face Integration", Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC2013), pp.196-201, Oct. 2013, Istanbul, Turkey

Kansuke Fukuda, Susumu Mashimo, Masahiro Iida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi, `` Parallel Blockus Duo Game-playing Artificial-Intelligence on an FPGA", Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2014), pp.135-140, June 2014, Sendai, Japan

Qian Zhao, Kyohei Yanagida, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, `` A Logic Cell Architecture Exploiting the Shannon Expansion for the Reduction of Configuration Memory", Proc. 24th International Conference on Field Programmable Logic and Applications (FPL2014), Sep. 2014, Munich, Germany

Susumu Mashimo, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Zyndroid: An Android Platform for Software/Hardware Coprocessing ", Proc. International Conference on Field Programmable Technology(ICFPT2014), Dec. 2014, Shanghai, China

Takuya Kajiwara, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``A Novel Three-dimensional FPGA Architecture with High-speed Serial Communication Links", Proc. International Conference on Field Programmable Technology(ICFPT2014), Dec. 2014, Shanghai, China

Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``A CONFIGURATION MEMORY REDUCED PROGRAMMABLE LOGIC CELL", Proc. of IEEE Symposium on COOL Chips XVIII, , Apr. 2015 Yokohama, Japan

Motoki Amagasaki, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``Simple Wafer Stacking 3D-FPGA Architecture", Proc. of the 2015 IEEE International Conference on Integrated Circuit Design and Technology (ICICDT), K-3, June 2015, Leuven, Belgium

Sinji Nishimura, Motoki Amagasaki and Toshinori Sueyoshi,
eralized Isomorphism between Synchronous Circuits and State Machines",
of the 30th International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC), pp.522-525, July 2015, Seoul, Korea

Motoki Amagasaki, Yuto Takeuchi, Qian Zhao, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``Architecture Exploration of 3D FPGA to minimize internal layer connection", Proc. of Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), pp.110-115, Oct. 2015, Daejeon, Korea

Motoki Amagasaki, Yuji Nakamura, Takuya Teraoka, Masahiro Iida and Toshinori Sueyoshi, ``An Area Compact Soft Error Resident circuit for FPGA", Proc. of Joint Conference on Integrated Circuit Design and Technology (ICICDT), SessionB-3, June 2016, Ho Chi Minh City, Vietnam

Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``A Study of Heteroneneous Computing Design Method based on Virtualization Technology", Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2016), pp.105-110, July 2016, Hong Kong, China

Motoki Amagasaki, Yuji Nakamura, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``A Novel Soft Error Tolerant FPGA Architecture", Proc. of Proc. of IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), 4a-3, Sep. 2016, Tallinn, Estonia

Morihiro Kuga, Kansuke Fukuda, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``High-level Synthesis based on Parallel Design Patterns using a Functional Language", Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2017), Article No.23, July 2017, Bochum, Germany
【Best Poster Award】

Motoki Amagasaki, Futoshi Murase, Morihiro Kuga, Masahiro Iida and Toshinori Sueyoshi, ``FPGA based ASIC Emulator with High Speed Optical Serial Link", Proc. International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2017), Article No.18, July 2017, Bochum, Germany

Qian Zhao, Hendarmawan, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``hCODE 2.0: An Open-source Toolkit for Building Efficient FPGA-enabled Clouds", Proc. International Conference on Field-Programmable Technology(ICFPT17), DOI: 10.1109/FPT.2017.8280157 , Dec 2017, Melbourne, Australia

Theingi. Mint, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Evaluation of FPGA Routing Architecture with H-Tree Topology,'' Proc. of IEEE Symposium on COOL Chips 21, Session IV, Poseter 1, Apr. 2018, Yokohama, Japan

Lamiae Haddacha, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Flexible Automated Transistor sizing Tool for Scalable Logic Module Architecture ,'' Proc. of IEEE Symposium on COOL Chips 21, Session IV, Poseter 2, Apr. 2018, Yokohama, Japan

Theingi. Mint, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Solving the Wiring Congestion Problem with H-Tree Topology,'' Proc. of International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2018), CS-05-46, July 2018, Bangkok, Thailand

Lamiae Haddacha, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Automated Transistor sizing Tool for wide range FPGA Architecture,'' Proc. of International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2018), CS-05-96, July 2018, Bangkok, Thailand

Theingi. Mint, Motoki Amagasaki, Qian Zhao, Masahiro Iida and Morihiro Kuga, ``Performance Evaluation of Fine-grained Virtual FPGA Based on SLM Architecture,'' Proc. of IEEE Symposium on COOL Chips 22, Poster 2, Apr. 2019, Yokohama, Japan

Mery Diana, Juntaro Chikama, Juntaro Chikama, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga ``Characteristic Similarity Using Classical CNN Model,'' Proc. of International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2019), July 2019

Theingi Myint, Motoki Amagasaki, Qian Zhao, Masahiro Iida, Masato Kiyama ``A Novel SLM-based Virtual FPGA Overlay Architecture,'' Proc. of IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip(IEEE MCSoC-2019)，Oct. 2019

Masato Kiyama, Yasuhiro Nakahara, Motoki Amagasaki and Masahiro Iida ``A Quantized Neural Network Library for Proper Implementation of Hardware Emulation,'' Proc. of 4th International Workshop on GPU Computing and AI, GCA2, 78, Nagasaki, Japan, Oct. 2019

Masato Kiyama, Motoki Amagasaki, Masahiro Iida ``Characteristic Similarity Using Classical CNN Model,'' Proc. of IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip(IEEE MCSoC-2019)，Oct. 2019

Takeyoshi Nagasato, Kei ishida, Ali Ercan, Masato Kiyama and Motoki Amagasaki ``Applicability of Long Short Term Memory Network to Flow Discharge Modeling at Watershed in Kyushu Region,'' Proc. of AGU Fall Meeting，Dec. 2019

Qian Zhao, Yasuhiro Nakahara, Motoki Amagasaki, Masahiro Iida and Takaichi Yoshida, ``A Microcode-based Control Unit for Deep Learning Processors,'' Proc. of IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW), 6pages, LA, USA, 2020

Mery Diana, Motoki Amagasaki and Masahiro Iida, ``Image Search System Based on CNN’s Feature Vectors,'' Proc. of IEEE Region 10 International Technical Conference (TENCON), 6pages, Osaka, Japan, Oct. 2020

Qian Zhao, Motoki Amagasaki, Masahiro Iida and Takaichi Yoshida, ``Architecture-aware Cost Function for 3D FPGA Placement Using Convolutional Neural Network,'' Proc. of International Symposium on Computing and Networking(CANDAR), Naha, Japan, Oct, 2020

Yasuhiro Nakahara, Motoki Amagasaki, Qian Zhao and Masahiro Iida, ``ReNA: A Reconfigurable Neural-Network,'' Proc. of The 23rd Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI), Mar, 2021

Yasuhiro Nakahara, Masato Kiyama, Motoki Amagasaki, Qian Zhao and Masahiro Iida, ``Low-power convolutional neural network accelerator for edge computing,'' Proc. of IEEE Symposium on Low-Power and High-Speed Chips and Systems(COOL Chips 24), Apl. 2021

Yuta Nakazato, Motoki Amagasaki, Qian Zhao, Masahiro Iida and Morihiro Kuga, ``Test of less configuration memory FPGA,'' Proceedings of the 11th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies(HEART), pp.1-6, Jun. 2021

Masuda Yuta, Yasuhiro Nakahara, Motoki Amagasaki and Masahiro Iida ``Automatic executable code generation for DNN accelerator,'' Proc. of 9th International Workshop on Computer Systems and Architectures, CSA1, 124, Online, Japan, Oct. 2021

Mery Diana, Hiroki Murota, Motoki Amagasaki, and Masato Kiyama, ``Posit-Based Vision Transformer(ViT) Exploration at Edge Sites,'' Proc. of IEEE Symposium on Low-Power and High-Speed Chips and Systems(COOL Chips 25), Apl. 2022

Mery Diana, Masato Kiyama, Motoki Amagasaki, Masayoshi Ito and Yuki Morishita, ``A Deep Neural Network Translator for Edge Site Implementation,'' Proc. of CANDARW, CSA93, Nov. 2023

Motoki Amagasaki, Fuminori Kobayashi, Minoru Watanabe and Tetsuya Yagi, ``Motion Image Compression Circuit using the Silicon Retina as Active Sensor", Proc. of SICE Annual Conference (SICE2002), TEA19-4, Osaka International Convention Center, Aug. 2002, Osaka, Japan

Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Advantages of Variable Grain Logic Cell Architecture", Proc. of The JCEEE Kyushu 2006 Asia Sessions, 12-1P-01, Sep. 2006, Miyazaki, Japan

Ryoichi Yamaguchi, Motoki Amagasaki, Kazunori Matsuyama, Masahiro Iida and Toshinori Sueyoshi, ``The Effect of Variable Grain Logic Cell Functionality on Area", Proc. of The JCEEE Kyushu 2007 International Sessions, 11-2P-02, Sep. 2007, Naha, Japan

Kazunori Matsuyama, Motoki Amagasaki, Ryoichi Yamaguchi, Masahiro Iida and Toshinori Sueyoshi, ``An Implementation Technique for Variable Grain Logic Cell to Reduce Delay and Configuration Memories", Proc. of The JCEEE Kyushu 2007 International Sessions, 11-2P-03, Sep. 2007, Naha, Japan

Kazuki Inoue, Yoshiaki Satou, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``A Study of the Cluster Architecture based on Variable Grain Logic Cell", Proc. of The JCEEE Kyushu 2008 International Sessions, 12-1P-06, Sep. 2008, Oita, Japan

Zhao Qian, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Efficient Permutation-based Boolean Matching for VGLC Technology Mapping", Proc. of The JCEEE Kyushu 2008 International Sessions, 12-1P-03, Sep. 2008, Oita, Japan

Tomoyuki Ishida, Yoshihiro Ichinomiya, Shiro Tanoue, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi, ``Research of Reliable Softcore Processor Design", Proc. of The 2nd International Student Conference on Advanced Science and Technology(ICAST), pp.89-90, Peking University, December 22-23, 2008, Beijing, China

Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``Variable Grain Logic Cell Architecture for Reconfigurable Logic Core", Proc. of The 2nd International Student Conference on Advanced Science and Technology(ICAST), pp.91-92, Peking University, December 22-23, 2008, Beijing, China

Qian Zhao, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``A Study of Local Interconnect Architecture for Variable Grain Logic Cell", Proc. of The 2nd International Student Conference on Advanced Science and Technology(ICAST), pp.93-94, Peking University, December 22-23, 2008, Beijing, China

Masahiro Koga, Kazuki Inoue, Yasuhiro Okamoto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``The effect of input granularity on Variable Grain Logic Cell performance", Proc. 2009 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1P-07 , Sep. 2009, Iizuka Japan

Kota Kato, Masaki Shintani, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``An analysis of logic function usage on FPGA technology mapping", Proc. 2009 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1P-06 , Sep. 2009, Iizuka Japan

Yoshihiro Ichinomiya, Shiro Tanoue, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyosh, ``SEU Recovery Technique for TMR Softcore Processor on SRAM-based FPGA", Proc. 2009 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1P-05 , Sep. 2009, Iizuka Japan

Yasuhiro Okamoto, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``A novel clustering algorithm for Variable Grain Logic Cell", Proc. 2009 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1P-04, Sep. 2009, Iizuka Japan

Hiroki Yosho, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``A case study of efficient test circuits for Reconfigurable Logic Devices", Proc. the 4th International Student Conference on Advanced Science and Technology(ICAST), pp215-216, May 2010, Izmir, Truk

Komei Yoshizawa, Kazuki Inoue, Yoshihiro Okamoto, Qian Zhao, Hiroki Yosho, Masahiro Koga, Motoki Amagasaki, Masahiro Iida, Morihioro Kuga and Toshinori Sueyosh, ``Design of Prototype Chip Based on Variable Grain Logic Cell Architecture", Proc. the 4th International Student Conference on Advanced Science and Technology(ICAST), pp213-214, May 2010, Izmir, Truk

Yoshinori Sato, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``Development of power estimation tool for Variable Grain Logic Cell", Proc. the 4th International Student Conference on Advanced Science and Technology(ICAST), pp207-208, May 2010, Izmir, Truk

Tsuyoshi Kimura, Noritaka Kai, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyosh, ``A Case Study of Soft Error Emulation for SRAM-based FPGA Circuits", Proc. 2010 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1A-05 , Sep. 2010, Fukuoka Japan

Hiroki Yosho, Kazuki Inoue, Masahiro Koga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``A Test Scheme using Shift-based Configuration for Homogeneous FPGAs", Proc. 2010 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 12-1A-06 , Sep. 2010, Fukuoka Japan

Hiroomi Sawada, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and ToshinoriSueyosh, ``Prallelization of the channel-width search for FPGA routing", Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp111-112, Sep 2011, Jinan, China

Ken Taura, Morihiro Koga, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``A Study of FPGA Logic Block focused on P-equivalence class", Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp109-110a, Sep 2011, Jinan, Chin

Tsuyoshi Kimura, Yoshihiro Ichinomiya, Masahiro Koga, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyosh, ``A Case Study of Dependability Estimation for SRAM-based FPGA Circuits", Proc. the 6th International Student Conference on Advanced Science and Technology(ICAST), pp107-108, Sep 2011, Jinan, China

Makoto Fujino, Yoshihiro Ichinomiya, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida and Toshinori Sueyosh, ``Reliable Softcore Procesor System using TMR and Dynamic Reconguration", Proc. 2011 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 11-1P-02, Sep. 2011, Saga, Japan

Yuki Nishitani, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyosh, ``A Hard-error Resilient Technique for Homogeneous FPGA Architecture", Proc. 2012 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 01-1P-02, Sep. 2012, Nagasaki, Japan

Hiroki Tanaka, Yoshihiro Ichinomiya, Motoki Amagasaki, Morihiro Kuga, Masahiro Iida and Toshinori Sueyosh, ``Self-repair Technique using Spare Resource in TMR Softcore Processor System", Proc. 2012 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 01-1P-05, Sep. 2012, Nagasaki, Japan

Tetsuro Hamada, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyosh, ``Fast FPGA Placement Algorithm Based on Self-Organized Maps", Proc. 2012 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 01-1P-11, Sep. 2012, Nagasaki, Japan

Takashi Okamoto, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``High-speed Data Transfer Mechanism for FPGA-based ASIC Emulator", Proc. 2013 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 04-1A-05, Sep. 2013, Kumamoto, Japan

Kentaro Fujisawa, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyosh, ``HDL and Bitstream Generator Tool for FPGA IP cores", Proc. 2013 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 04-1A-04, Sep. 2013, Kumamoto, Japan

Takuya Kajiwara, Yuki Nishitani, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyosh, ``Fault Tolerance Evaluation of defect-robust FPGA", Proc. 2013 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 04-1A-03, Sep. 2013, Kumamoto, Japan

Jiajia Zhang, Qian Zhao, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyosh, ``A Comparison of Sorting Algorithms with FPGA Acceleration by High Level Synthesis", Proc. 2014 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 08-1P-02, Sep. 2014, Kagoshima, Japan

Ryo Araki, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori, ``A Reconfigurable Logic Cell Architecture Based on Partial Function of Shannon Expansion", Proc. 2014 Joint Conference of Electrical and Electronics Engineers in Kyusyu, 08-1P-03, Sep. 2014, Kagoshima, Japan

Yukinori Hisasue, Yuji Nakamura, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``An Error Mitigation Technique for SRAM-based FPGAs against MBU", Proc. 2015 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 08-2P-08, p.485, Sep. 2015, Fukuoka, Japan

Ryutaro Miyahara, Masahiro Iida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi, ``A Study of Reconfigurable Accelerator for Embedded Systems", Proc. 2015 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 08-2P-07, p.484, Sep. 2015, Fukuoka, Japan

Takuya Teraoka, Yuji Nakamura, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``Development of Soft Error Simulator Based on Layout Information", Proc. 2016 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 11-1P-04, Sep. 2016, Miyazaki, Japan

Hakuya Teraoka, Yuji Nakamura, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and ToshinoriSueyosh, ``Soft Error Simulator for Analyzing MBU Pattern", Proc. the 11th International Student Conference on Advanced Science and Technology(ICAST), 9-1, Dec 2016, Kumamoto, Japan

Shunji Nishimura, Motoki Amagasaki and ToshinoriSueyosh, ``Broad-sense Synchronous Circuits on Partially Ordered Time", Proc. the 11th International Student Conference on Advanced Science and Technology(ICAST), 9-14, Dec 2016, Kumamoto, Japan

Hiroki Nakagawa, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``High-Performance Data Filtering Processor Design for Database Acceleration using HLS", Proc. 2017 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 09-1P-01, Sep. 2017, Naha, Japan

Keishiro Akashi, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshin ori Sueyoshi, ``Evaluation 3D-FPGA using TSV physical informatio", Proc. 2017 Joint Conference of Elec, Electronics and Information Engineers in Kyusyu, 09-1P- 02, Sep. 2017, Naha, Japan

Hendarmawan, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``Fully Connected and Low-Cost Energy Independent Distributed Network Architecture for Emergency Educational Platform in Emergency and Conflicted Areas", Proc. the 13th International Student Conference on Advanced Science and Technology(ICAST), pp.28-30, November 2018, De La Salle University, Philippines

Kosuke Matsunari, Morihiro Kuga, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``High-level synthesis from a functional language focused on higher-order functions", Proc. of 2018 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 12-1P-01, Sep. 2018, Oita, Japan

Yasuhiro Nakahara, Juntaro Chikama, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``CNN accerarator using power-of-two weight and pruning", Proc. of 2018 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 12-1P-02, Sep. 2018, Oita, Japan

Juntaro Chikama, Yasuhiro Nakahara, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``CNN implementation using High Speed Optical Serial Links", Proc. of 2018 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, 12-1P-03, Sep. 2018, Oita, Japan

Hiroaki KOGA, Yuya NAKAZATO, Motoki Amagasaki and Masahiro Iida, ``Architecture exploration for SLM based FPGA IP", Proc. of 2020 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, Online, 05-2P-04, Sep. 2020, Japan

Tomoki IZUMI and Motoki Amagasaki, ``A Novel Single Image Super Resolution for SST data", Proc. The 15th International Student Conference on Advanced Science and Technology (ICAST2020), Online, Dec. 2020, Japan

Tomoki IZUMI and Motoki Amagasaki, ``A Novel Single Image Super Resolution for SST data", Proc. The 15th International Student Conference on Advanced Science and Technology (ICAST2020), Online, Dec. 2020, Japan

Tomoki Izumi, Motoki Amagasaki, Masato Kiyama and Kei Ishida, ``Super resolution of sea surface temperature data using CNN and GAN", Proc. of 2021 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, Online, 08-2P-04, Sep. 2021, Japan

Shuhei Matsuoka and Motoki Amagasaki, ``Social Distance Estimation Based on Surveillance Camera Images", Proc. of 2021 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, Online, 08-2P-05, Sep. 2021, Japan

Rena Asami, Motoki Amagasaki, Masato Kiyama and Toshiro Matsuda, ``Machine learning approach for prediction of EV bus power consumption", Proc. of 2021 Joint Conference of Electrical, Electronics and Information Engineers in Kyusyu, Online, 08-2P-06, Sep. 2021, Japan

尼崎太樹，小林史典，渡邊実，``シリコン網膜アクティブセンサによる動画像圧縮回路"，計測自動制御学会 九州支部 第20回 学術講演会，pp. 102D-3-4，Dec. 2001

尼崎太樹，中山英明，濱邊直人，飯田全広，末吉敏則，``粒度可変構造を持つ再構成論理セルアーキテクチャの提案"，電子情報通信学会技術研究報告 RECONF2005-53，Vol.105，No.450，pp. 1-6，Nov. 2005

濱邊直人，中山英明，尼崎太樹，飯田全広，末吉敏則，``粒度可変構造を持つ再構成論理セルを用いた基本演算回路の実装"，電子情報通信学会技術研究報告 RECONF2005-54，Vol.105，No.450，pp. 7-12，Nov. 2005

末吉研究グループ（発表者 尼崎太樹），``リコンフィギャラブルシステム技術とその応用"，EDSFair2006 STARCミニシンポジウム講演資料集，pp. 13-17，Jan. 2006

山口良一，松山和憲，中山英明，尼崎太樹，飯田全広，末吉敏則，``粒度可変構造を持つ再構成論理セル向けマッピング手法の一検討"，電子情報通信学会技術研究報告 RECONF2006-1，Vol.106，No.49，pp. 1-6，May 2006

尼崎太樹，中山英明，松山和憲，山口良一，飯田全広，末吉敏則，``粒度可変構造論理セルを用いた次世代型リコンフィギャラブルロジックデバイスの開発"，STARCシンポジウム2006，Sep. 2006
【学生ポスターセッション優秀賞】

中山英明，山口良一，尼崎太樹，松山和憲，飯田全広，末吉敏則，``粒度可変構造を持つ再構成可能論理セル向けテクノロジマッピング手法"，電子情報通信学会技術研究報告 RECONF2006-55，Vol.106，No.394，pp. 67-72，Nov. 2006

尼崎太樹，末吉敏則，``粒度可変構造を持つ再構成可能論理セルのフィジビリティスタディ"，電子情報通信学会情報・システムソサイエティ誌 2007年総合大会特別号，pp. 99，Mar. 2007
【学生ポスターセッション優秀賞】

佐藤嘉晃，尼崎太樹，山口良一，飯田全広，末吉敏則，``粒度可変構造論理セル向け算術演算回路の実現"，電子情報通信学会技術研究報告 RECONF2007-7，Vol.107，No.41，pp. 37-42，May. 2007

松山和憲，尼崎太樹，山口良一，佐藤嘉晃，三浦大，飯田全広，末吉敏則，``粒度可変論理セルとヘテロジニアス・テクノロジマッピング手法"，STARCシンポジウム2007，Sep. 2007

三浦大，尼崎太樹，松山和憲，飯田全広，末吉敏則，``粒度可変論理セルの構成に関する一検討",第60回電気関係学会九州支部連合大会, 09-1P-05, Sep. 2007

佐藤嘉晃，尼崎太樹，山口良一，松山和憲，三浦大，飯田全広，末吉敏則，``粒度可変構造論理セルを用いた再構成可能アーキテクチャのテクノロジマッピングによる評価"，第11回システムLSIワークショップ ポスターセッション，pp. 281-283，Nov. 2007

松山和憲，山口良一，佐藤嘉晃，三浦大，古賀正紘，井上万輝，尼崎太樹，飯田全広，末吉敏則，``粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討"，電子情報通信学会技術研究報告 RECONF2007-33，Vol.107，No.340，pp. 7-12，Nov. 2007

小森龍志，尼崎太樹，飯田全広，末吉敏則，``PCクラスタにおけるアントコロニー最適化法を用いたFPGA配置ツールの並列化"，情報処理学会研究報告 2008-MPS-68，Vol.2008，No.17，pp. 77-80，Mar. 2008

中野光臣，尼崎太樹，飯田全広，末吉敏則，``アントコロニー最適化法の並列化手法および超並列SIMD型プロセッサへの実装"，情報処理学会研究報告 2008-MPS-68，Vol.2008，No.17，pp. 81-84，Mar. 2008

佐藤嘉晃，尼崎太樹，飯田全広，末吉敏則，``粒度可変論理セルによるDSPアプリケーション回路の実装評価"，電子情報通信学会情報・システムソサイエティ誌 2008年総合大会特別号，pp. 135，Mar. 2008

井上万輝，松山和憲，佐藤嘉晃，古賀正紘，尼崎太樹，飯田全広，末吉敏則，``粒度可変論理セル向けクラスタ構造の一検討"，電子情報通信学会技術研究報告 RECONF2008-8，Vol.108，No.48，pp. 43-48，May 2008

佐藤嘉晃，尼崎太樹，飯田全広，末吉敏則，``粒度可変論理セルを用いた高性能リコンフィギャラブルIPの開発"，STARCフォーラム/シンポジウム2008，Jul. 2008

Qian Zhao，Masahiro Koga，Motoki Amagasaki，Masahiro Iida，Toshinori Sueyoshi，``A Boolean Matching Method for VGLC Technology Mapping"，情報処理学会九州支部若手の会，pp. 23-24，Sep. 2008

藪田敏生，石田智之，尼崎太樹，久我守弘，末吉敏則，``SRAM型FPGAの部分再構成による信頼性向上の検討"，情報処理学会九州支部若手の会，pp. 25-30，Sep. 2008

古賀正紘，三浦大，尼崎太樹，飯田全広，末吉敏則，``粒度可変論理セルにおける入力粒度最適化の一検討"，電子情報通信学会技術研究報告 RECONF2008-33，Vol.108，No.37，pp. 63-68，Sep. 2008

一ノ宮佳裕，田上士郎，石田智之，尼崎太樹，久我守弘，末吉敏則，``ソフトコアプロセッサの高信頼化に向けた三重冗長実装の一検討"，電子情報通信学会技術研究報告 RECONF2008-35，Vol.108，No.37，pp. 75-80，Sep. 2008

井上万輝，尼崎太樹，飯田全広，末吉敏則，``粒度可変論理セル向けローカルインタコネクト構造の提案と評価"，電子情報通信学会技術研究報告 RECONF2008-42，Vol.108，No.300，pp. 21-26，Nov. 2008

岡本康裕，井上万輝，尼崎太樹，飯田全広，末吉敏則，``粒度可変再構成論理セルにおける回路実装手法の検討"，電子情報通信学会情報・システムソサイエティ誌 2009年総合大会特別号，pp. 136，Mar. 2009

西田翔一，西岡勇蔵，尼崎太樹，飯田全広，末吉敏則，``スモールワールドネットワーク化配線構造によるFPGAの消費電力削減"，信学技報 RECONF2009-4，vol.109，no.26，pp.19-24，May 2009

一ノ宮佳裕，田上士郎，藪田敏生，尼崎太樹，久我守弘，末吉敏則，``三重冗長ソフトコアプロセッサにおける同期復旧処理の一検討"，信学技報 RECONF2009-9，vol.109，no.26，pp.49-54，May 2009

江藤淳哉，尼崎太樹，飯田全広，末吉敏則，``配線性とアクティビティを利用するFPGAの低消費電力化クラスタリング手法"，信学技報 RECONF2009-10，vol.109，no.26，pp.55-60，May 2009

西田翔一，江藤淳哉，西岡勇蔵，尼崎太樹，飯田全広，末吉敏則，``省電力FPGA配線アーキテクチャとその設計環境の提案"，LSIとシステムのワークショップ2009予稿集，pp.292-294，May 2009

甲斐統貴，堤喜章，尼崎太樹，久我守弘，末吉敏則，``SRAM型FPGAの部分再構成によるエラー訂正処理の検討"，情報処理学会九州支部若手の会，pp.33-38，Sep. 2009

田上士郎，一ノ宮佳裕，尼崎太樹，久我守弘，末吉敏則，``SRAM型FPGAを用いた三重冗長ソフトコアプロセッサにおけるSEU復旧技術"，情報処理学会九州支部若手の会，pp.39-46，Sep. 2009

新谷政樹，加藤宏太，尼崎太樹，飯田全広，末吉敏則，``実装効率改善へ向けたP同値類に基づくLUTの論理出現率に関する調査"，信学技報, vol. 109, no. 198, RECONF2009-24, pp. 31-36，Sep. 2009

甲斐統貴，堤喜章，尼崎太樹，久我守弘，末吉敏則，``SRAM型FPGAの部分再構成によるエラー訂正手法の一検討"，信学技報, vol. 109, no. 320, RECONF2009-41, pp. 1-6，Dec. 2009

井上万輝，岡本康裕，趙　謙，吉澤孔明，用正博紀，古賀正紘，尼崎太樹，飯田全広，久我守弘，末吉敏則，``粒度可変論理セルをもつ再構成論理デバイスの設計と試作"，信学技報, vol. 109, no. 395, RECONF2009-64, pp. 59-64，Jan. 2010

一ノ宮佳裕，田上士郎，尼崎太樹，久我守弘，末吉敏則，``部分再構成によるソフトコアプロセッサの故障回復手法"，信学技報, vol. 109, no. 395, RECONF2009-79, pp. 155-160，Jan. 2010

富着忠彦，佐藤佳徳，尼崎太樹，久我守弘，末吉敏則，``粒度可変論理セル向け消費電力測定環境の構築 "，火の国情報シンポジウム2010論文集，B-1-4，Mar. 2010

白石恭平，尼崎太樹，久我守弘，藤山修久，犬飼道彦，末吉敏則，``SRAM型FPGAにおける二重冗長回路実装手法の一検討"，信学技報, vol. 109, no. 474, CPSY2009-90, pp. 471-476，Mar. 2010

木村剛士，甲斐統貴，堤　喜章，尼崎太樹，久我守弘，末吉敏則，``SRAM型FPGA上の実装回路におけるソフトエラー耐性評価手法の一検討"，信学技報 RECONF2010-7，vol.110，no.32，pp.37-42，May 2010

古賀正紘，飯田全広，尼崎太樹，市田善信，佐治満郎，飯田　淳，末吉敏則，``FeRAMを用いた不揮発リコンフィギャラブルロジックデバイスの試作"，信学技報 RECONF2010-5，vol.110，no.32，pp.25-30，May 2010

岡本康裕，一ノ宮佳裕，尼崎太樹，飯田　全広，末吉敏則，``COGRE: 面積削減を目的とした少構成メモリ論理セルアーキテクチャ"，信学技報 RECONF2010-31，vol.110，no.204，pp.79-84，Sep. 2010

Qian Zhao, Yoshihiro Ichinomiya, Yasuhiro Okamoto, Motoki Amagasaki, Masahiro Iida and Toshinori Sueyoshi, ``An Error Detect and Correct Circuit Based Fault-tolerant Reconfigurable Logic Device"，信学技報 RECONF2010-32，vol.110，no.204，pp.85-90，Sep. 2010

益満裕司，尼崎太樹，飯田　全広，末吉敏則，``クラスタベースFPGAにおける論理ブロック内のローカル配線最適化"，信学技報 RECONF2010-73，vol.110，no.362，pp.139-144，Jan. 2011

用正博紀，井上万輝，尼崎太樹，飯田　全広，末吉敏則，``スイッチブロックのトポロジに着目したFPGAの配線テスト手法化"，信学技報 RECONF2010-74，vol.110，no.362，pp.145-150，Jan. 2011

吉澤孔明，井上万輝，尼崎太樹，飯田　全広，末吉敏則，``シフタ付きスイッチブロックを用いたFPGA配線構造の設計"，信学技報 CAS2010-88，vol.110，no.389，pp.23-28，Jan. 2011

田浦　健，尼崎太樹，飯田全広，末吉敏則，``構成メモリ数を削減したアダプティブLUTアーキテクチャの提案"，信学技報 RECONF2011-20，vol.111，no.32，pp.115-120，May 2011

井上万輝，尼崎太樹，飯田全広，末吉敏則，``ホモジニアスな配線構造によるFPGA設計の容易化"，信学技報 RECONF2011-19，vol.111，no.32，pp.109-114，May 2011

藤野　誠，甲斐統貴，一ノ宮佳裕，尼崎太樹，久我守弘，末吉敏則，``ソフトコアプロセッサシステムの高信頼化に向けたコンテキスト同期手法"，信学技報 RECONF2011-5，vol.111，no.32，pp.25-30，May 2011

佐藤佳徳，用正博紀，井上万輝，尼崎太樹，飯田全広，末吉敏則，``スイッチブロックトポロジに着目したFPGAテスト容易化設計手法の提案"，LSIとシステムのワークショップ2011予稿集，pp.224-226，May. 2011

山本千重子，白石恭平，一ノ宮佳裕，尼崎太樹，久我守弘，末吉敏則，``FPGAにおける二重冗長ソフトコアプロセッサの高信頼化手法"， 若手の会セミナー2011講演論文集，情報処理学会九州支部，pp.37-41，Sep. 2011

佐伯亮祐，高橋克昇，久我守弘，尼崎太樹，飯田全広，末吉敏則，``FPGAにおける高速シリアル通信を用いたASICエミュレータ向け通信手法の検討"，若手の会セミナー2011講演論文集，情報処理学会九州支部，pp.17-22，Sep. 2011

友成恭章，尼崎太樹，飯田全広，久我守弘，末吉敏則，``コホーネンネットワークを用いたFPGA配置アルゴリズム"，若手の会セミナー2011講演論文集，情報処理学会九州支部，pp.1-7，Sep. 2011.

宇佐川貞幹，一ノ宮佳裕，尼崎太樹，飯田全広，久我守弘，末吉敏則，``動的再構成システムに向けた部分再構成データの再配置に関する一検討"，信学技報 RECONF2011-30，vol.111，no.218，pp.49-54，Sep 2011

友成恭章，尼崎太樹，飯田全広，久我守弘，末吉敏則，``自己組織化マップを用いたFPGA配置手法の提案"，信学技報 RECONF2011-26，vol.111，no.218，pp.25-30，Sep. 2011

高橋知也，井上万輝，尼崎太樹，飯田全広，久我守弘，末吉敏則，``LUT間の入力共有に基づく小面積論理クラスタ構造の一提案"，信学技報 RECONF2011-25，vol.111，no.218，pp.19-24，Sep. 2011

一ノ宮佳裕，藤野誠，尼崎太樹，久我守弘，飯田全広，末吉敏則，``二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術"，信学技報 RECONF2011-42，vol.111，no.461，pp.199-204，Nov. 2011

藤野　誠，一ノ宮佳裕，田中宏樹，吉浦紗也加，久我守弘，尼崎太樹，飯田全広，末吉敏則， ``システムの高信頼化に向けたSupervisor Processorの一検討"，信学技報 CPSY2011-92，vol.111，no.461，pp.199-204，May. 2012

佐伯亮祐，高橋克昇，久我守弘，尼崎太樹，飯田全広，末吉敏則，``FPGAの高速シリアル通信を用いたASICエミュレータの設計事例に関する研究 "，火の国情報シンポジウム2012論文集，B-5-2，Mar. 2010

冨野恭兵，井上万輝，尼崎太樹，飯田全広，久我守弘，末吉敏則，``シフタを用いたFPGA配線構造向け配線手法"，火の国情報シンポジウム2012論文集，B-5-3，Mar. 2010

岩井佑介，趙 謙，井上万輝，尼崎太樹，飯田全広，久我守弘，末吉敏則，``コネクションブロックの3次元接続を用いたFPGAチップ面積の削減」"，LSIとシステムのワークショップ2012予稿集，pp.231-233，May. 2012

江島慎弥，佐藤佳徳，井上万輝，尼崎太樹，飯田全広，久我守弘，末吉敏則，``FPGA向けブリッジ故障検出パタン生成手法の提案"，LSIとシステムのワークショップ2012予稿集，pp.225-227，May. 2012

高野光平，木村剛士，一ノ宮佳裕，尼崎太樹，久我守弘，飯田全広，末吉敏則，``動的部分再構成を用いたソフトエラー耐性評価手法"，LSIとシステムのワークショップ2012予稿集，pp.192-194，May. 2012

田中宏樹，一ノ宮佳裕，宇佐川貞幹，尼崎太樹，飯田全広，久我守弘，末吉敏則，``単一FPGA内における三重冗長モジュールの動的再配置によるハードエラー回避手法"，信学技報 RECONF2012-11，vol.112，no.70，pp.61-66，May 2012

西谷祐樹，井上万輝，尼崎太樹，飯田全広，久我守弘，末吉敏則，``FPGA配線部のハードエラー検出および再構成による回避手法"，信学技報 RECONF2012-13，vol.112，no.70，pp.71-76，May 2012

濱田哲郎，尼崎太樹，飯田全広，久我守弘，末吉敏則，``シンベル指数に基づくSOMベースFPGA配置手法"，信学技報 RECONF2012-20，vol.112，no.70，pp.113-118，May 2012

宇田貴重，久我守弘，尼崎太樹，飯田全広，末吉敏則，``リコンフィギャラブルシステム向けスケジューリングシミュレータの開発"，信学技報 CPSY2012-19，vol.112，no.173，pp.61-66，Aug. 2012

尼崎太樹，井上万輝，西谷祐樹，飯田全広，久我守弘，末吉敏則，``A Novel Detection and Recovery Techniques for Hard Errors in FPGAs"，第11回情報科学技術フォーラム(FIT2012)講演論文集 第一分冊，pp. 333-339，Sep. 2012

岩井佑介，趙 謙，尼崎太樹，飯田全広，久我守弘，末吉敏則，``三次元積層技術を用いたFPGA配線構造の一提案"，若手の会セミナー2012講演論文集，情報処理学会九州支部，pp.28-33，Sep. 2012

濱田哲郎，尼崎太樹，飯田全広，久我守弘，末吉敏則，``自己組織化マップによるFPGA配置問題の最適化"，若手の会セミナー2012講演論文集，情報処理学会九州支部，pp.21-27，Sep. 2012

高橋知也，井上万輝，尼崎太樹，飯田全広，久我守弘，末吉敏則，``少構成メモリ論理セルCOGREを用いた小面積論理クラスタ構造の一提案"，信学技報 RECONF2012-32，vol.112，no.203，pp.49-54，Sep. 2012

Qian Zhao, Kazuki Inoue, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, ``A Design Framework for reconfigurable IPs with VLSI CADs"，信学技報 RECONF2012-32，vol.112，no.203，pp.101-106，Sep. 2012

高野光平，一ノ宮佳裕，尼崎太樹，久我守弘，飯田全広，末吉敏則，``FPGAシステムのソフトエラー耐性評価におけるブートストラップ法による高速化"，信学技報 RECONF2012-32，vol.112，no.203，pp.125-130，Sep. 2012

高田誠也，尼崎太樹，飯田全広，久我守弘，末吉敏則，``組込みシステムを対象としたリコンフィギャラブルJavaアクセラレータの一検討"，信学技報 RECONF2012-48，vol.112，no.325，pp.9-14，Nov. 2012

早馬悟司，尼崎太樹，飯田全広，久我守弘，末吉敏則，``スケールフリーネットワークに基づくFPGA配線構造の基礎的検討"，信学技報 RECONF2012-48，vol.112，no.325，pp.17-22，Nov. 2012

岩井佑介，趙　謙，尼崎太樹，飯田全広，久我守弘，末吉敏則，``配線領域を分割した三次元FPGAの一提案"，信学技報 RECONF2012-63，vol.112，no.377，pp.13-18，Jan. 2013

西岡拓也，尼崎太樹，飯田全広，久我守弘，末吉敏則，``少構成メモリ論理セルCOGRE向け実装手法の基礎検討"，火の国情報シンポジウム2013論文集，B-1-1，Mar. 2012

宇田貴重，久我守弘，尼崎太樹，飯田全広，末吉敏則，`` 高速シリアル通信を用いたFPGAベースASICエミュレータの設計と評価"，信学技報 RECONF2013-10，vol.113，no.52，pp.49-54，May 2013

尼崎太樹，井上万輝，趙　謙，飯田全広，久我守弘，末吉敏則，`` 故障耐性をもつFPGA-IPコアの提案"，信学技報 RECONF2013-10，vol.113，no.52，pp.67-72，May 2013

濱田哲郎，尼崎太樹，飯田全広，久我守弘，末吉敏則，`` 配線セグメント長を考慮したSOMベースFPGA配置手法"，信学技報 VLD2013-26，vol.113，no.119，pp.83-88，Jul. 2013

岡本隆志，久我守弘，尼崎太樹，飯田全広，末吉敏則，``FPGAベースASICエミュレータのための高速データ転送機構"，若手の会セミナー2013講演論文集，情報処理学会九州支部，pp.43-48，Sep. 2013

柳田恭成, 尼崎太樹，飯田全広，久我守弘，末吉敏則，`` シャノン展開された部分関数の特徴に基づく少構成メモリLUT"，信学技報 RECONF2013-27，vol.113，no.221，pp.43-48，Sep. 2013

小川裕喜, 尼崎太樹，飯田全広，久我守弘，末吉敏則，`` 仮想CGRAへのJavaソフトウェアのマッピングとFPGA実装"，信学技報 RECONF2013-47，vol.113，no.325，pp.45-50，Nov. 2013

江島慎弥, 尼崎太樹，飯田全広，久我守弘，末吉敏則，``配線チャネルにおける使用数のばらつきを最小化するFPGA配線手法の一検討"，火の国情報シンポジウム2014，4A-3，情報処理学会九州支部，March 2014

西村俊二，尼崎太樹，末吉敏則，``圏論を用いた同期回路-ステートマシン対応の一般化"，LSIとシステムのワークショップ2014予稿集，ポスターセッションNo1，May. 2014

藤澤賢太郎，尼崎太樹，飯田全広，久我守弘，末吉敏則，``ハードエラー耐性をもつプログラマブルロジックコア"，LSIとシステムのワークショップ2014予稿集，ポスターセッションNo22，May. 2014

西村 俊二，尼崎太樹，末吉敏則，`` 圏論を用いた同期回路-ステートマシン対応の一般化"，情処学研報k，Vol.2014-SLDM-166，No.12，pp.1-6，May 2014

梶原拓也, 尼崎太樹，飯田全広，久我守弘，末吉敏則，`` 高速シリアル通信を用いた3次元FPGAの検討"，信学技報 RECONF2014-7，vol.114，no.75，pp.31-36，June 2014

眞下 達, 久我守弘，尼崎太樹，飯田全広，末吉敏則，`` Zyndroid: Android アプリケーションのHW/SW協調実行プラットフォーム"，信学技報 RECONF2014-7，vol.114，no.75，pp49-54，June 2014

尼崎太樹，梶原拓也，藤澤賢太郎，趙　謙，飯田全広，久我守弘，末吉敏則，`` 65nmCMOSプロセスを用いた耐故障FPGAの試作と評価"，信学技報 RECONF2014-18，vol.114，no.223，pp7-12，Sep. 2014

藤澤賢太郎，尼崎太樹，飯田全広，久我守弘，末吉敏則，`` フォルトトレラントFPGA向け実行時故障検出機構の一検討"，信学技報 RECONF2014-19，vol.114，no.223，pp13-18，Sep. 2014

西村俊二，尼崎太樹，末吉敏則，`` 様相論理によるマルチクロック同期回路の形式検証体系"，信学技報 RECONF2014-33，vol.114，no.223，pp93-98，Sep. 2014

久我守弘，眞下 達，青木敏裕，大村悦彰，山口 倫，木山真人，尼崎太樹，`` ソフトウェアとハードウェアの連携を意識した組込みシステム設計・開発実験の一事例"，組込みシステムシンポジウム2014論文集，pp.157-158，Oct. 2014

岡本隆志，久我守弘，尼崎太樹，飯田全広，末吉敏則，`` FPGAベースASICエミュレータにおける高速シリアル通信機構の設計と評価"，信学技報 RECONF2014-42，vol.114，no.331，pp45-50，Nov. 2014

西村俊二，尼崎太樹，末吉敏則，`` 様相論理によるマルチクロック同期回路の形式検証体系"，信学技報 VLD2014-82，vol.114，no.328，pp81-86，Nov. 2014

山本大貴，久我守弘，尼崎太樹，飯田全広，末吉敏則，`` 2階層Supervisor Processorにおける信頼性管理機能"，信学技報 CPSY2014-153，vol.114，no.427，pp199-204，Jan. 2015

趙　謙, 尼崎太樹，飯田全広，久我守弘，末吉敏則，`` レイヤ間接続を削減した3次元FPGAアーキテクチャの検討"，信学技報 RECONF2014-53，vol.114，no.428，pp41-46，Jan. 2015

竹内悠登，趙　謙, 尼崎太樹，飯田全広，久我守弘，末吉敏則，`` 高速シリアル通信機構をもつ3次元FPGAの面積最適化"，信学技報 RECONF2015-4，vol.115，no.109，pp17-22，Jun. 2015

荒木　亮，飯田全広, 尼崎太樹，久我守弘，末吉敏則，`` 少構成メモリ論理セルSLM向けテクノロジマッピング手法の検討"，信学技報 RECONF2015-27，vol.115，no.109，pp147-152，Jun. 2015

久我守弘，青木敏裕，大村悦彰，山口倫，木山真人，尼崎太樹，``組込みシステム開発を課題とする創造実験の取組み"，平成27年度 工学教育研究講演会講演論文集，1F09，pp.122-123，Sep. 2015

宮原 隆太郎，飯田全広, 尼崎太樹，久我守弘，末吉敏則，``組込みシステムを対象としたリコンフィギャラブルアクセラレータの一検討"，若手の会セミナー2015講演論文集，情報処理学会九州支部，pp.17-22，Sep. 2015

中道拓也，園田勇介，松崎貴之，尼崎太樹，飯田全広，久我守弘，末吉敏則，`` 機械学習された評価関数をもつTraxソルバ"，信学技報 RECONF2015-33，vol.115，no.228，pp.7-12，Jun. 2015

Qian Zhao, Motoki Amagaskai, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi，``A Study of HW/SW Co-design Framework based on the Virtualization Technology"，信学技報 RECONF2015-52，vol.115，no.343，pp.21-26，Dec. 2015

石井友樹，池邊雅登，趙　謙，尼崎太樹，飯田全広，久我守弘，末吉敏則，`` H-Treeトポロジを用いたFPGA配線構造の一検討"，信学技報 RECONF2015-60，vol.115，no.400，pp7-12，Jan. 2016

中村祐司，寺岡拓也, 尼崎太樹，飯田全広，久我守弘，末吉敏則， `` FPGA向けMBU訂正回路の提案"， 信学技報 RECONF2016-3，vol.116，no.21，pp35-40，May. 2016

中道拓也 趙　謙，尼崎太樹，飯田全広，久我守弘，末吉敏則，``hCODE：FPGAアクセラレータのためのオープンソースプラットフォーム"，信学技報 RECONF2016-34，vol.116，no.210，pp.45-50，Sep. 2016

池邊雅登 趙　謙，尼崎太樹，飯田全広，久我守弘，末吉敏則，``3次元FPGA向け消費電力解析ツール"，信学技報 RECONF2016-46，vol.116，no.332，pp.35-40，Nov. 2016

村瀬 大，高木大智，尼崎太樹，久我守弘，飯田全広，末吉敏則，``高速シリアル光インターコネクトを用いたFPGA分割実装"，信学技報 RECONF2016-56，vol.116，no.417，pp.31-36，Jan. 2017

福田寛介，尼崎太樹，飯田全広，久我守弘，末吉敏則，``並列デザインパターンを用いた関数型言語による高位合成"，火の国シンポジウム予稿集，C4-4，Jan. 2017

園田勇介，久我守弘，尼崎太樹，飯田全広，末吉敏則，``組込みデバイス向けリアルタイム時系列データ分類器の設計と実装"，火の国シンポジウム予稿集，A6-2，Jan. 2017

藤岡裕展，趙　謙，久我守弘，尼崎太樹，飯田全広，末吉敏則，``隠れマルコフモデルによる時系列データ分類器のアクセラレータ自動生成"，火の国シンポジウム予稿集，A6-3，Jan. 2017

宇都宮誉博，尼崎太樹，飯田全広，久我守弘，末吉敏則，``重みの2のべき乗近似を用いたCNNのFPGA実装に関する一検討"，信学技報 RECONF2017-6，vol.117，no.46，pp.25-30，May 2017

三浦巴慎，尼崎太樹，飯田全広，久我守弘，末吉敏則，``任意精度演算可能なビットシリアル演算器の提案"，信学技報 RECONF2017-6，vol.117，no.46，pp.37-41，May 2017

寺岡拓也，久我守弘，尼崎太樹，飯田全広，末吉敏則，``関数型言語における高階関数を利用した高位合成の一検討"，信学技報 RECONF2017-35，vol.117，no.221，pp.75-80，Sep 2017

中川裕貴，趙　謙，尼崎太樹，飯田全広，久我守弘，末吉敏則，``hCODE 2.0: FPGAクラスタシステム向けオープンソース開発管理プラットフォーム"，信学技報 VLD2017-27，vol.117，no.273，pp.1-6，Nov 2017

松崎貴之，尼崎太樹，飯田全広，久我守弘，末吉敏則，``FPGAを用いたグラフストリーム処理の一検討"，信学技報 RECONF2017-38，vol.117，no.279，pp.7-12，Nov 2017

明石啓司郎，尼崎太樹，飯田全広，久我守弘，末吉敏則，``Face-down積層型3次元FPGAの性能評価"，信学技報 RECONF2017-42，vol.117，no.279，pp.31-36，Nov 2017

宇都宮誉博，尼崎太樹，飯田全広，久我守弘，末吉敏則，``2のべき乗近似とプルーニングを用いたCNN向けFPGAアクセラレータ "，信学技報 RECONF2017-70，vol.117，no.379，pp.119-124，Jan. 2018

高木大智，趙　謙，久我守弘，尼崎太樹，飯田全広，末吉敏則，``FPGAの高速シリアル通信を用いたクラスタコンピューティング環境の一検討 "，信学技報 RECONF2018-7，vol.118，no.63，pp.33-38，May 2018

千竈純太郎，中原康宏，尼崎太樹，飯田全広，久我守弘，末吉敏則，``高速シリアル光通信を用いたCNN分割実装の検討 "，火の国シンポジウム予稿集，A6-1，Mar. 2018

千竈純太郎，中原康宏，尼崎太樹，飯田全広，久我守弘，末吉敏則，``高速シリアル光通信を用いたCNN分割実装の検討 "，信学技報 RECONF2018-7，vol.118，no.63，pp.33-38，May 2018

Hendarmawan, Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga, Toshinori Sueyoshi，``A Case Study on Complex Event Processing over low cost ARM+FPGA Boards "，信学技報 RECONF2018-21，vol.118，no.215，pp.13-18，May 2018

中川裕貴，久我守弘，尼崎太樹，飯田全広，末吉敏則，``ストリーミングによるデータベースフィルタ処理の一検討 "，信学技報 RECONF2018-33，vol.118，no.215，pp.79-84，Sep. 2018

小山大輝，尼崎太樹，飯田全広，安田紘晃，伊藤寛人，``グラフ畳み込みネットワークを用いたネットリスト機能推定の検討 "，信学技報 VLD2018-44，vol.118，no.334，pp.31-36，Dec. 2018

池上 貴博，尼崎太樹，久我守弘，飯田全広，末吉敏則，``視線制御を用いたVRシステムの一検討 "，火の国情報シンポジウム2018，A6-1，Mar. 2019

中川裕貴，堤 泰卓，久我守弘，尼崎太樹，飯田全広，末吉敏則，``ストリーミングによるデータフィルタリング処理のFPGA実装事例 "，信学技報 RECONF2019-8，vol.119，no.18，pp.41-46，May 2019

木山真人，尼崎太樹，飯田全広，末吉敏則，``演算精度を考慮したDNN設計フレームワークの開発 "，信学技報 RECONF2019-15，vol.119，no.18，pp.79-84，May 2019

木山真人，中原康宏，尼崎太樹，飯田全広，``正確なハードウェアエミュレーションを行う量子化DNNライブラリの開発 "，信学技報 RECONF2019-33，vol.119，no.208，pp.69-74，Sep. 2019

藤城裕一郎，小山大輝，尼崎太樹，飯田全広，安田紘晃，伊藤寛人，``ストリーミングによるデータベースフィルタ処理の一検討 "，信学技報 VLD2019-30，vol.119，no.282，pp.7-12，Dec. 2019

中原康宏，千竈順太郎，尼崎太樹，趙　謙，飯田全広，``AIエッジコンピューティング向けDNNアクセラレータ "，信学技報 RECONF2019-38，vol.119，no.208，pp.15-20，Dec. 2019

木山真人，尼崎太樹，飯田全広，``RustによるDNN Compilerの実装 "，第22回プログラミングおよびプログラミング言語ワークショップ，Mar. 2020

藤城 裕一郎，尼崎太樹，飯田 全広，伊藤 寛人，井戸 大介，``R-GCNを用いた算術演算回路の機能推定 "，信学技報 VLD2020-21/ICD-2020-41/DC2020-41/RECONF2020-40，vol.120，no.234，pp.60-65，Nov. 2020

上村 斗真，中原 康宏，尼崎太樹，木山 真人，飯田 全広，``AIアクセラレータReNAへのYOLO実装"，信学技報 VLD2020-22/ICD-2020-42/DC2020-42/RECONF2020-41，vol.120，no.234，pp.66-71，Nov. 2020

泉 那樹，尼崎太樹，石田 桂, 木山 真人，``CNNとGANを用いた海面温度データの超解像化の検討"，信学技報 NC2020-2，vol.120，no.302，pp.1-6，Dec. 2020

伊藤 隆徳，尼崎太樹，石田 桂, 木山 真人，飯田 全広，``大気変数を用いた降水量推定の検討"，信学技報 NC2020-34，vol.120，no.331，pp.13-17，Jan. 2021

中里 優弥，古賀 大顕，趙 謙，尼崎太樹，久我 守弘，飯田 全広，``少構成メモリ論理セルSLMを用いたFPGA-IP"，信学技報 RECONF2020-80/VLD2020-61/CPSY2020-44，vol.120，no.339，pp.125-130，Jan. 2021

橋本 大樹，木山 真人，尼崎太樹，飯田 全広，``Posit形式のCNNモデルにおける精度評価"，火の国情報シンポジウム，Mar. 2021

木山 真人，中原 康宏，尼崎太樹，飯田 全広，``正確なハードウェアエミュレーションのための量子化DNNライブラリの開発"，信学技報 VLD2020-70/HWS2020-45，vol.120，no.400，pp.18-23，Mar. 2021

増田 雄太，中原 康宏，尼崎太樹，飯田 全広，`` エッジ向けCNNアクセラレータReNAの実行コード自動生成"，信学技報 RECONF2021-6，vol.121，no.59，pp.26-31，Jun. 2021

中原 康宏，増田 雄太，木山 真人，尼崎太樹，飯田 全広，``数値表現positを用いたDNNアクセラレータReNAの基礎評価"，信学技報 RECONF2021-32，vol.121，no.280，pp.43-48，Nov. 2021

重松 祐匡，尼崎太樹，``文章間情報を用いた抽出的要約生成器EST"，2022年度人工知能学会全国大会（第36回），1P5GS605-1P5GS605，June 2022， https://doi.org/10.11517/pjsai.JSAI2022.0_1P5GS605

木山 真人，尼崎 太樹，``Positでの推論・学習に対応した深層学習フレームワークTsuchigumoの開発"，2022年度人工知能学会全国大会（第36回），2D5GS203-2D5GS203，June 2022， https://doi.org/10.11517/pjsai.JSAI2022.0_2D5GS203

久野 優太，Mery Diana，木山 真人，尼崎 太樹，``感染拡大防止のための人物監視システム"，情処技報，vol.2022-IS-160，no.8，pp.1-8，June 2022

宮崎 和也，木山 真人，尼崎太樹，岡本 利章，``大規模人流データにおけるデータ同化の高速化の検討"，信学技報 NC2022-25，vol.122，no.89，pp.178-183，June 2022

坂口 将生，尼崎 太樹，木山 真人，岡本 利章，``複数の監視カメラを用いた人物同定の一検討"，第21回科学技術フォーラムFIT，F-014，Sep. 2022

田中 大智，重松 祐匡，木山 真人，尼崎 太樹，``文章の意味的類似指標に関する一検討"，2022年度人工知能学会全国大会（第37回），3A5GS604-3A5GS604，June 2023

吉永 温司，木山 真人，尼崎太樹，`` LSTMを用いたバドミントンラリー解析"，信学技報 IBISML2023-35，vol.123，no.311，pp.31-36，Dec. 2023

大窪 啓士，木山 真人，尼崎太樹，脇 幸太郎，長岡 克弥，田中 靖人`` 軟口蓋画像を用いた食道癌ハイリスク者診断システムの構築"，信学技報 NC2023-41，vol.123，no.357，pp.17-22，Jan. 2024

宮﨑和也，木山 真人，尼崎太樹，岡本 利章`` マルチエージェント強化学習を用いた門司港花火大会における人流誘導の検討"，信学技報 IBISML2023-41，vol.410，no.123，pp.36-43，Mar. 2024

尼崎太樹，``VGLC(Variable Grain Logic Cell)アーキテクチャRLD"，第5回情報科学技術フォーラム(FIT2006) 特別セッション リコンフィギャラブル最前線，pp. 37-47，Sep. 2006

末吉敏則，尼崎太樹，``FPGA/CPLDの変遷と最新動向[V・完] -FPGAと特許-"，電子情報通信学会学会誌，Vol.93，No.10，pp. 873-879，Oct. 2010.

尼崎太樹，``ソフトエラー耐性をもつディペンダブルFPGAアーキテクチャ（招待講演）"，ソフトエラー(などのLSIにおける放射線効果)に関する勉強会2012，Aug. 2012

尼崎太樹，末吉敏則，``ディペンダビリティを備えたFPGAアーキテクチャおよび設計環境"，CEATECH Japan プログラマブルデバイスプラザ オープンセミナー，Oct. 2013

尼崎太樹，``SoC向け耐故障FPGA（招待講演）"， ソフトエラー(などのLSIにおける放射線効果)に関する勉強会2014，Sep. 2014

尼崎太樹，``ビッグデータを活用したバス遅延予測"， 第346回RISTフォーラム，Mar. 2021

尼崎太樹，``人工知能技術を用いた研究事例について"， 第351回RISTフォーラム，Jun. 2021

Motoki Amagasaki，``Introduction to AI technology"， The 59th IMEG interactive meeting,"Artificial intelligence (AI), machine learning, and life science in the future"，Jan. 2022

Motoki Amagasaki，``Introduction to synthesizable eFPGA"， International Conference on Computer Engineering, Network and Intelligent Multimedia (CENIM)，Nov. 2022

尼崎太樹，飯田全広，末吉敏則，``粒度可変構造を持つリコンフィギャラブル・ロジックIP"，第9回LSI IPデザインアワード，Apl. 2007
【研究助成賞】

Qian Zhao, Kazuki Inoue, Takashige Uda, Tetsuro Hamada, Hiroki Tanaka, Yuki Nishitani, Motoki Amagasaki，Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, Team Arch, International Workshop on Highly-Efficient Acceleration Reconfigurable Technologies(HEART2014) FPGA Design Contest 2012，May 2012
【Forth place team】

Kansuke Fukuda, Susumu Mashimo, Masahiro Iida, Motoki Amagasaki, Morihiro Kuga and Toshinori Sueyoshi, Team Kuma2Duo, International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART2014) FPGA Design Contest 2014, June 2014
【Second place team】

Susumu Mashimo, Kansuke Fukuda, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, Team Kuma2Duo, International Conference on Field Programmable Technology(ICFPT2014) FPGA Design Contest 2014, Dec. 2014
【Second place team】

園田勇介，中道拓也，松崎貴之，尼崎太樹，飯田全広，久我守弘，末吉敏則，Team KumamoTrax, 第6回相磯秀夫杯　デザインコンテスト The 1st RECONF/CPSY/ARC/GI/ Traxデザインコンペティション, Sep. 2015
【エンベデッド部門　第3位】
【運営委員長特別賞】

尼崎 太樹，``粒度可変構造を持つ再構成論理セルアーキテクチャに関する研究", 熊本大学（２００７年９月）　博士（工学）

天野英晴 編著, 尼崎太樹（分担執筆, 第3章），``FPGAの原理と構成", オーム社, 306頁, (2016)

Hideharu Amano Editor, Motoki Amagasaki（Co-author, Chapter 3），``Principles and Structures of FPGAs ", Springer, (2018)

尼崎太樹，``センサフュージョン技術の開発と応用事例「ディープラーニングのFPGA実装」 ", 技術情報協会, (2018)

特許第4438000号，``リコンフィギャラブルロジックブロック、リコンフィギャラブルロジックブロックを備えるプログラマブル論理回路装置、および、リコンフィギャラブルロジックブロックの構成方法"，末吉敏則，飯田全広，尼崎太樹，武田和彦，瓶子岳人，鈴木伸治

United States Patent US 8,587,336 B2(Nov.19,2013), ``RECONFIGURABLE LOGIC BLOCK, PROGRAMMABLE LOGIC DEVICE PROVIDED WITH THE RECONFIGURABLE LOGIC BLOCK, AND METHOD OF FABRICATING THE RECONFIGURABLE LOGIC BLOCK"，Toshinori SUEYOSHI, Masahiro IIDA, Motoki AMAGASAKI, Kazuhiko TAKEDA, Taketo HEISHI, Nobuharu SUZUKI

特許第4914423号，``相互接続構造および論理回路装置"，末吉敏則，飯田全広，尼崎太樹，井上万輝，平松達夫

特許第5523988号，``プログラマブル論理回路装置およびその回路決定方法"，末吉敏則，飯田全広，尼崎太樹，岡本 康裕

特許第5558269号，``プログラマブル論理回路のエラー訂正回路"，末吉敏則，飯田全広，尼崎太樹，一ノ宮佳裕

特許第5701054号，``リコンフィギュラブルロジックブロック、並びに、これを用いたプログラマブル論理回路装置、及び、テクノロジマッピング方法"，末吉敏則，飯田全広，尼崎太樹，加藤 宏太，市田 善信

特開2015-53533（特許査定済）, ``プログラマブル論理回路及びその構成方法"，末吉敏則，飯田全広，久我守弘，尼崎太樹，柳田恭成

特願2019-196326, ``ニューラルネットワークの回路及びニューラルネットワーク演算方法 "，尼崎太樹, 飯田全広, 中原康宏, 千竈純太郎

特願2020-188448, ``機能推定方法、機能推定装置、および機能推定プログラム"，安田紘晃, 飯田全広，尼崎太樹, 小山大輝，藤城裕一郎，伊藤寛人

特願2022-*******, ``LSIのネットリスト（Netlist）の機能推定方式"，尼崎太樹, 飯田全広，伊藤寛人，井戸大介

特許第7437593号（R6.2.15登録）, ``演算装置、及び演算方法"，飯田全広, 尼崎太樹, 古賀大顕

電子情報通信学会　リコンフィギャラブルシステム（RECONF）研究会専門委員，2012年度‐2018年度

情報処理学会　システムLSI設計技術（SLDM）研究会　専門委員，2011年度‐2014年度

電子情報通信学会　VLSI設計技術（VLD）研究会　専門委員，2009年度‐2014年度

電子情報通信学会　Fundamentals Review誌　編集委員，2013年度‐2014年度

情報処理学会　学会誌　デジタルプラクティスモニタ，2015年度

International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) Technical Program Committee，2010年度‐2012年度

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Special Section on “ VLSI Design and CAD Algorithms ” Guest Associate Editor，2010年度‐2019年度

International TENCON Track Co-Chair: Computing Architecture and Systems，2010年度

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Special Section on “ Design Methodologies for System on a Chip ”Guest Associate Editor，2015年度‐2019年度

International MCSoC TPC，2018年度-2022年度

IEEE Circuits and Systems Society Fukuoka Chapter Secretary/Treasurer，2018年‐2019年

人工知能学会全国大会2020 現地運営担当，2020年度

IEEE Circuits and Systems Society Fukuoka Chapter Vice Chair Person，2020年‐2021年

情報処理学会九州支部 支部委員，2020年度-2021年度

論文誌System LSI Design Methodology編集委員，2021年度-2022年度

IEEE Circuits and Systems Society Fukuoka Chapter Secretary/Treasurer，2018年‐2019年

IEEE Circuits and Systems Society Fukuoka Chapter Vice Chair Person，2020年‐2021年

IEEE Circuits and Systems Society Fukuoka Chapter Chair Person，2022年‐2023年

第9回LSI IPデザインアワード 研究助成金 【研究代表者】``粒度可変構造を持つリコンフィギャラブル・ロジックIP"，2007年度

科学研究費補助金，若手研究（B）【研究代表者】``自己組織化マップを用いたリコンフィギャラブルロジック向け回路設計手法に関する研究"，2009-2011年度

科学研究費補助金，基盤研究（B）【分担】``FPGAによる自己修復ディペンダブルシステムの研究開発"，2010-2012年度

半導体理工学研究センター（STARC）共同研究 ``ディペンダビリティを備えた高性能FPGAアーキテクチャとその利用技術に関する研究"， 2011年度‐2013年度

科学研究費補助金，基盤研究（B）【分担】``ディペンダビリティを備えた高性能FPGAアーキテクチャに関する研究"，2011-2013年度

熊本大学，若手研究者支援制度インセンティブ【研究代表者】，2012年度

熊本大学，若手研究者支援制度インセンティブ【研究代表者】，2013年度

科学研究費補助金，若手研究（B）【研究代表者】``3次元FPGAアーキテクチャおよびその設計方式に関する研究"，2014-2016年度

熊本大学，科学研究費補助金インセンティブ【研究代表者】，2014年度

三菱電機エンジニアリング（株）との共同研究【分担】 ``深層学習技術を用いたネットリスト機能推定に関する研究"， 2017年度‐2021年度

科学研究費補助金，基盤研究（C）【研究代表者】``深層学習向けニューラルネットワークチップの研究開発''， 2017-2019年度

NEDO受託研究，高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発・研究開発項目①革新的AIエッジコンピューティング技術の開発　先導研究枠【分担】``再帰再構成型ニューロモルフィックアクセラレータの研究開発''， 2018-2019年度

JST CREST受託研究【共同研究者】 ``MEC用マルチノード統合システムの開発"， 2019年度‐2024年度

三菱電機エンジニアリング（株）との共同研究【研究代表者】 ``AIチップ実用化開発"， 2020年度

熊本大学，アマビエ研究推進事業【研究代表者】``AI技術を用いたCOVID-19アウトブレイク監視システム''，2020年度

熊本大学，めばえ研究推進事業【研究代表者】``IoT/AI 指向のシステム設計基盤技術に関する研究''，2021年度

（株）キューネットとの共同研究【研究代表者】 ``研究題目 防犯データを活用したスマートシティ構想に向けたAI技術応用に関する研究"， 2021年度，2022年度

環境省委託事業【共同研究者】 ``球磨村の電動スクールバス実証事業"， 2021年度‐2023年度

三菱電機エンジニアリング（株）学術コンサルティング【研究代表者】， 2021年度

科学研究費補助金，基盤研究（C）【研究代表者】``エッジAIシステム向け設計基盤技術に関する研究''， 2022-2024年度

九州電力（株）との共同研究【研究代表者】 ``再生可能エネルギーを主とした地産池消型エネルギーマネジメントシステム構築に資する研究"， 2022年度

熊本大学病院臨床研究活性化プロジェクト【研究分担者】 ``タイトル非公開"， 2022年度

三菱電機エンジニアリング（株）との共同研究【研究代表者】 ``エッジAI開発"， 2022年度

半導体理工学研究センター（STARC）共同研究 ``リコンフィギャラブルシステム技術とその応用"， 2005年度‐2006年度

半導体理工学研究センター（STARC）共同研究 ``粒度可変構造論理セルに基づく高性能リコンフィギャラブルロジックの開発"， 2007年度‐2009年度

民間企業との共同研究 ``SRAMベースFPGAの高信頼化に関する研究"， 2008年度‐2009年度

民間企業との共同研究 ``不揮発メモリを用いたリコンフィギャラブルロジックの開発"， 2009年度‐2010年度

JST CREST受託研究 ``自己修復機能を有する3次元VLSIシステムの創製"， 2009年度‐2013年度

第13回FPGA/PLD Design Conference ユーザプレゼンテーション 優秀論文賞，FPGA/PLD Design Conference実行委員会，Jan. 2006

STARCシンポジウム学生プレゼンテーション優秀賞，半導体理工学研究センター，Sep. 2006

第14回FPGA/PLD Design Conference ユーザプレゼンテーション 優秀論文賞，FPGA/PLD Design Conference 実行委員会，Jan. 2007

電子情報通信学会総合大会 学生ポスターセッション優秀ポスター賞，Mar. 2007

第9回LSI IPデザインアワード 研究助成賞，LSI IPデザインアワード運営委員会，Apr. 2007

熊本大学大学院自然科学研究科長賞，熊本大学，Mar. 2008

International Workshop on Highly-Efficient Acceleration Reconfigurable Technologies FPGA Design Contest 2012 4th place team，HEART design contest committee，May 2012

International Workshop on Highly-Efficient Acceleration Reconfigurable Technologies FPGA Design Contest 2014 2nd place team 2nd place team，HEART design contest committee，Jun. 2014

International Conference on Field-Programmable Technology FPGA Design Contest 2014 2nd place team，ICFPT design contest committee，Dec. 2014

第71回電子情報通信学会 論文賞，電子情報通信学会，Jun. 2015

優秀リコンフィギャラブルシステム論文賞，電子情報通信学会　リコンフィギャラブルシステム研究専門委員会，Jun. 2015

The 1^st RECONF/CPSY/ARC/GI Trax デザインコンペティション エンベデッド部門　第3位，The 1^st RECONF/CPSY/ARC/GI Trax デザインコンペティション実行委員会，Sep. 2015

International Workshop on Highly-Efficient Acceleration Reconfigurable Technologies Best poster award，HEART committee，Jul. 2017

AI・データサイエンス奨励賞，土木学会 構造工学委員会，Nov. 2021

IEEE Symposium on Low-Power and High-Speed Chips and Systems(COOL Chips25) Featured Poster Award，COOL Chips comittee, Apl. 2022

DAシンポジウム優秀発表学生賞（共著者），情報処理学会SLDM研究会，Aug. 2006

第60回電気関係学会九州支部連合大会奨励賞（共著者），半導体理工学研究センター，Sep. 2007

JCEEE Kyushu 2007 International Sessions奨励賞（共著者），情報処理学会九州支部，Sep. 2007

デザインガイアポスター賞（共著者），電子情報通信学会(VLSI設計技術研究会，ディペンダブルコンピューティング研究会，コンピュータシステム研究会，リコンフィギャラブルシステム研究会)，情報処理学会(システムLSI設計技術研究会，計算機アーキテクチャ研究会)，Nov. 2007

STARCフォーラム/シンポジウム2008 学生ポスターセッション優秀賞（共著者），半導体理工学研究センター，Apr. 2007

情報処理学会九州支部若手の会セミナー2008 若手の会セミナー賞（共著者），情報処理学会九州支部，Sep. 2008

JCEEE Kyushu 2007 International Sessions奨励賞（共著者），情報処理学会九州支部，Sep. 2008

情報処理学会九州支部若手の会セミナー2009 若手の会セミナー賞（共著者），情報処理学会九州支部，Sep. 2009

情報処理学会火の国シンポジウム2010 奨励賞賞（共著者），情報処理学会九州支部，May 2010

IEEE福岡支部 学生研究奨励賞（共著者），IEEE福岡支部，Jan. 2011

情報処理学会SLDM研究会 優秀学生発表賞（共著者），情報処理学会SLDM研究会，Aug. 2011

情報処理学会九州支部若手の会セミナー2011 若手の会セミナー賞（共著者），情報処理学会九州支部，Sep. 2011

デザインガイアポスタ賞（共著者），電子情報通信学会および情報処理学会，Nov. 2011

IEEE福岡支部 学生研究奨励賞（共著者），IEEE福岡支部，Jan. 2012

情報処理学会SLDM研究会 優秀学生発表賞（共著者），情報処理学会SLDM研究会，Aug. 2012

情報処理学会火の国シンポジウム2013 奨励賞賞（共著者），情報処理学会九州支部，May 2013

IEEE福岡支部 学生研究奨励賞（共著者），IEEE福岡支部，Feb. 2014