４ビットバイナリカウンタの仕様

４ビットバイナリカウンタを設計するために、まず設計する４ビットバイナリ カウンタの仕様を明確にする必要があります。今回作成するバイナリカウンタ は、第１回に回路図で作成したものと回路的に全く同じものを設計・実装する ことにします。

先ず、復習として第１回に作成した回路図を示しを示します。

最下位層：４ビットバイナリカウンタの本体に当たります。入力は、クロック (CLK)、リセット(RST)、クロックイネーブル(CE)。出力は、カウンタ出力 (Q[3:0])です。論理レベルは全て正論理とし、設計時に無駄な混乱を招かない ようにします。

4bit_counter.gif



最上位層：４ビットバイナリカウンタの最上位階層に当たる部分で、実装ボー ドとのインタフェースを取る部分です。入出力の論理レベルを一致させたり、 入出力バッファを配置している部分に当たります。入力は、クロック(CLOCK)、 リセット(RESET)、クロックイネーブル(CLOCK_E)の３つ。出力は、カウンタ出 力(QO[3:0])とします。

COUNTER_TOP.gif



実装ボード：実装ボードであるKITEマイクロプロセッサボードをシミュレート します。実装ボードの回路図は以下のようになっており、クロックとクロック イネーブルおよびカウンタ出力は正論理ですが、リセットは負論理なので十分 注意が必要です。

COUNTER_BOARD.gif

次は、 Verilog-HDLによる記述方法 についてみ ていきます。

| CAD Home |

Our mail address is kite@arch.cs.kumamoto-u.ac.jp .
Last modified on