Verilog HDLによる暗号ハードウェア
DES IC の仕様検討
DES IC のインタフェース階層の設計
DES IC の暗号・復号の設計
DES IC のKey Schedule の設計
DES IC のシミュレーション
DES IC の実装
DES IC のテスト
|
Back
|