The description example of the control signal generation

As for the description method of the control signal, a LD immediate value (LD Imm.) and a LD index modification (LDIndexed) direction are easily described as the example.

but phase 1 (`LDI_1) in the execution phase table of 3 bus-arrangements in case of the LD immediate value (LD Imm.) direction 
  Acc<- IR
It becomes. By the Verilog HDL source of this part OBJ DO but to be the translation which transfers the value of the IR (the control-register) to Acc (the accumulator) in other words 
    //
    // LD Imm.
    //
    `LDI_1 : begin IR_R8P1<=1; ACC_W<=1; ICS<=1; end
It is being described. When making correspond to the KITE microprocessor 3 bus-arrangement figure, it is IR_R8P1.<=1 によりIRの内容をデータバス１へ出力し（4ビットopコードを持つ直 接アドレッシングの命令場合はIR_R12を使う）、ALU の左オペランドをスルーし て（ALUのデフォルトはパス演算（IPAS））、ACC_W<=1によりACCに書き込まれま す。
Incidentally, it is ICS to show being the last cycle of the direction.<=1 を出力します。

By also the 3 bus execution phase table in case of the LD index-modification (LD Indexed) direction 
Phase 1:ALU<- IXR, ALU <- IR, AR <- ALU
　フェーズ２：Mem <- MREQ
　フェーズ３：Acc <- Mem, Mem <-MREQ
It becomes. By the Verilog HDL source of this part 
    //
    // LD index
    //
    `LDX_1 :
      begin
        IXR_R<=1; AR_W1<=1;
        IR_R8P2 <= !SIGN;
	IR_R8M2 <=  SIGN;
        ALU <= `IADD;
      end
    `LDX_2 :       MREQ<=1; 
    `LDX_3 : begin MREQ<=1; ACC_W<=1; DBI1<=1; ICS<=1; end
It is being described.
When making correspond to the 3 bus-arrangement figure, in phase 1 (LDX_1), it outputs the contents of IXR to data bus 1 with IXR_R<=1 and it is R_R8P2.<= !SIGN または IR_R8M2 <= SIGN; によっ てIRの下位8ビットの内容を16ビットに符号拡張したディスプレースメントとし てデータバス２へ出力しています。ALU の演算は、ALU <= `IADD により加算と なっておりIXRとIR内のディスプレースメントの内容が加算され、その結果は AR_W1<=1 によりARへ書き込まれまれ、AR の内容がアドレスとしてメモリへ出力 されます。

In phase 2 (LDX_2), it is MREQ in the request to read the data which is preserved in the address which is shown in AR.<=1 として出力します。

MREQ which continues from LDX_2 in phase 3 (LDX_3)<=1 の要求により、メモリの 内容が外部データバスに出力されています。メモリの内容を DBI1<=1 として内 部データバス1に取り込み、ALUの左オペランドを通じて ACC_W<=1 によりACCへ 書き込みます。

Consult above example and describe the part of the other control signal.

It returns.
| CAD Home |