Verilog ソースの読込み


まず、"VerilogIn" により Verilog のソースを読込みます。フレームワーク のウィンドウから "File -> Import -> Verilog ..." を指定し、"VerilogIn" ウィンドウを表示します。

"Target Library Name" にこれから読み込もうとする Verilog ソースを入れ るライブラリの名前(前もって作っておく必要があります)、"Verilog Files To Import" に読込む Verilog ソースをしています。また、view として functional で読込むために "Import Structural Modules As" を "functional" に、"Verilog Cell Modules" を "Import As Functional" に変 更してください。"OK" を押すと Verilog のソースが読込まれます。読込み終 了後、処理終了のウィンドウが表示された後、ログウィンドウが表示されるの で、特に問題になるようなエラーがないことを確認します。


次は 機能シミュレーション です。


* Back * CMS CAD Group * CMS Home Page

Our mail address is kuga@cms.kyutech.ac.jp