機能シミュレーション

すると以下のような Verilog ソース を表示した図面が現れます。

シミュレータを起動する際には、"Tools -> Verilog-XL"をメニューから選択 します。すると、以下のようなシミュレータのセットアップウィンドウが現れ ます。Run Directory に書かれているディレクトリ名の所にシミュレーション に関する各種ファイルが作成されます。そのまま OK を押してください。

これ以降の作業は こち ら と同様です。テストベクタの入力から作業してください。

シミュレーションが終了したら、論理合成を行います。

Back CMS CAD Group CMS Home Page

Our mail address is kuga@cms.kyutech.ac.jp