FPGA デザインエディタ

FPGA デザインエディタを起動します。
2007年度の計算機リプレースにより動作しなくなりました。
本内容はスキップしてください。ただし、内容は把握しておくこと。 
xact -e counter_top
xact という大きなウィンドウが現れ、しばらくした後以下のような表示が見 られます。
回路はFPGAの上側の真中辺りに配置配線されます。 スクロールバーを用いて上側の真中辺りが表示されるようにして下さい。 もし、回路がFPGAの左下辺りに配置配線されているようであれば .cst ファイルの 編集ミスの可能性があります。

これは、FPGA の中身を表しています。中程にアレイ状に配置された四角い物 がゲートやフリップフロップを備える CLB といわれる物です。この例では5つ 使用していることがわかります。上および右の端に配置されている小さな四角 が入出力用のバッファ等が配置されている IOB と呼ばれる物です。CLB から IOBへ配線が走っていることが判ります。

xact プログラムは、メニューの Misc-Exit を実行した後、Programs-Quitを 実行することで終了できます。

次は、実配線遅延シミュレーションを行うためにバックアノテーションを行います。

バックアノテーション

| Back | CAD home |

My mail address is kuga@cs.kumamoto-u.ac.jp .
Last modified on .