テストベンチは機能シミュレーションで用いたものがそのまま利用できるよう
になっています。
機能シミュレーションのときと同様に実行し、波形を表示させてみてく
ださい。以下のように、見た目は同じ結果が得られるはずです。上が今回の実配
線遅延シミュレーションの結果、下が配線遅延を含まない1回目のシミュレーショ
ン結果です。
機能シミュレーションと実配線遅延シミュレーションの違いを確認するために、
実配線遅延シミュレーションにおいてクロックの値が７から８に変化する1700ns付近を拡大してみます。
下図のように、800.0nsでクロックが立上ってから、Q3の出力が確定するまで
に13.570nsの遅延が生じていることが分かります。
また、813.570ns付近を拡大すると下図のようになっています。
Q1が最も早く813.345nsに変化しており、Q3が最も遅く変化していることがわかります。
これは、カウンタの値が0111(7)から1000(8)に変化する際、0111(7) →
0101(5) → 0100(4) → 0000(0) → 1000(8) と変化していることを意味しています。
以上で、実配線遅延シミュレーションは終了です。最後に実際のFPGA上で 動作確認をしましょう。