Verilog-HDL による KITE-1 マイクロプロセッサの設計と実装

• ALU (Arithmetic Logic Unit) の設計とシミュレーション
• レジスタの設計
• デコーダ・シーケンサの設計
• 上位階層の設計
• 統合シミュレーション
• 論理合成
• プリレイアウトシミュレーション
• 配置・配線、
• ポストレイアウトシミュレーション
• 実装・検証

演習内容(進度目安)

1. 4 bit counter の設計・実装 (回路図入力)
2. ALUの設計・シミュレーション
3. レジスタの設計
4. デコーダ・シーケンサの設計
5. デコーダ・シーケンサの設計
6. デコーダ・シーケンサの設計
7. 上位階層の設計
8. シミュレーション・デバッグ
9. 論理合成・配置配線・デバッグ
10. 論理合成・配置配線・デバッグ・実装・テスト

My mail address is kuga@cs.kumamoto-u.ac.jp .
Last modified on .