レジスタのシミュレーション

以下のレジスタの記述(非同期リセット、書込み制御、読出し制御付きレジス タ)を例にして、シミュレーションを行ってみましょう。 なお、ここではシミュレートする回路のモジュール名を register としています。 
module register (I, T, O, C, S, W, R);
  input  [7:0]  I;	// 入力
  output [7:0]  T;	// トライステートバッファ出力
  output [7:0]  O;	// 観測用
  input         C;	// クロック
  input         S;	// リセット
  input         W;	// 書込み制御
  input         R;	// 読出し制御

  reg    [7:0] tmp;	// for Register

  always @( posedge S or posedge C )
  begin
    if ( S == 1'b1 )
      tmp = 8'h00;
    else if ( W == 1'b1 )
      tmp = I;
  end

  assign O = tmp;
  assign T = ( R == 1'b1 ) ? tmp : 8'hZZ;

endmodule
レジスタをシミュレーションするために以下のステップを踏みます。

| Back | CAD Home |

My mail address is kuga@cs.kumamoto-u.ac.jp .
Last modified on