組込みシステムの実装処理

設計した組込みシステムを実験ボード上のFPGAに実装する処理を行います。
メニューアイコンから

アイコン横の ">>" をマウスの左でクリックし、新たに表示される"Generate Bitstream"

アイコンをマウスの左でクリックします。これにより、設計した組込みシステムをFPGAに実装する処理である"論理合成" と"配置・配線"処理が実行されます。
なお、この処理には約20分かかります。

"Console" タブ内のメッセージとして、以下のように"life.bit"が正しく生成されていればOKです。

Creating bit map...
Saving bit stream in "life.bit".
Bitstream generation is complete.
Done!

次は、プログラムの作成です。

| Back | Top | Next |