組込みシステムの実装処理

設計した組込みシステムを実験ボード上のFPGAに実装する処理を行います。
ナビゲータ上の"Generate Bitstream"

アイコンをクリックします。
これにより、設計した組込みシステムをFPGAに実装する処理である"論理合成" と"配置・配線"処理が実行されます。
なお、この処理には約10分かかります。

"Console" タブ内のメッセージとして、以下のように"life.bit"が正しく生成されていればOKです。