Verilog によるPLDの設計
実際に4ビットバイナリカウンタを Verilog で設計し、PLDに書き込むために
必要な設計データを作成してみましょう。ここでは、以下の項目について学習
します。
- Verilog 記述
4ビットバイナリカウンタの Verilog による記述例を示します。
- 機能シミュレーション
ここでは、回路図からのシミュレーションを行う場合と比較してことなる部分
のみを補足します。具体的なシミュレーション方法については、 こちら を参照してください。テス
トベクタは同じものが使用できるように考慮しています。
- 論理合成
- 仮配線遅延シミュレーション
合成後のネットリストに対してシミュレーションを行い、合成結果に間違いが
ないか確認します。具体的な仮配線遅延シミュレーション方法については、 こちら を参照してください。
- PLDへの実装
論理合成後の回路からのPLDへの実装方法については、 こちら を参照してくださ
い。
- 実配線遅延シミュレーション
具体的な実配線遅延シミュレーション方法については、 こちら を参照してくだ
さい。
では、 ここからはじめましょう。
CMS CAD Group
CMS Home Page
Our mail address is
kuga@cms.kyutech.ac.jp